“H01L21/3065”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1747个，建议您升级VIP下载更多相关专利

[发明专利]气体成分的监视方法及其装置、以及使用了其的处理装置-CN201980004072.4有效
发明人：小川芳文;高妻丰;伊泽胜 -专利权人：株式会社日立高新技术
申请日： 2019-02-15 - 公布日： 2023-07-25 - 主分类号： H01L21/3065 文献下载
摘要：在具备在比被加工物的设置位置靠下游侧处再激励而形成等离子体并监视该等离子体的发光的气体成分监视部的气体成分监视装置中，将气体成分监视部构成为具备：导入气体供给部，其供给导入气体；喷嘴部，其形成有孔和开口部，所述孔供从导入气体供给部供给的导入气体通过，所述开口部在该孔的中途将在排气配管部流动的分析对象的气体的一部分取入孔的内部；放电电极部，其使从开口部取入到喷嘴部的内部的分析对象的气体和供给到孔的内部的导入气体放电而在喷嘴的内部产生等离子体；以及发光检测部，其检测由放电电极部在喷嘴的内部产生的等离子体的发光。
气体成分监视方法及其装置以及使用处理

[发明专利]等离子体处理装置以及等离子体处理装置的工作方法-CN202080001687.4有效
发明人：秋永启佑 -专利权人：株式会社日立高新技术
申请日： 2020-01-23 - 公布日： 2023-07-25 - 主分类号： H01L21/3065 文献下载
摘要：为了提供使成品率提高的等离子体处理装置或者等离子体处理装置的工作方法，等离子体处理装置具备：配置于真空容器内部的处理室内的样品台；形成用于对其上方的晶圆进行处理的等离子体的等离子体形成空间以及在下方与所述等离子体形成空间连通的下部空间；配置于所述下部空间的底部的排气口；对包围该下部空间的所述真空容器的下部进行加热的加热器；在所述晶圆的处理时检测所述处理室内的压力的第一真空计；与配置于包围该下方的所述下部空间的外周的处理室的内壁的开口连通的校正用的第二真空计；使用将所述处理室内的压力视作0的程度的压力值以及比该压力值高的多个压力值中的所述第一以及第二真空计的输出来补正所述第一真空计的输出的补正机。
等离子体处理装置以及工作方法

[发明专利]热原子层蚀刻工艺-CN201780075642.X有效
发明人： T·E·布隆贝格;朱驰宇;M·J·图奥米恩;S·P·郝卡;V·莎尔玛 -专利权人： ASM IP 控股有限公司
申请日： 2017-12-07 - 公布日： 2023-07-25 - 主分类号： H01L21/3065 文献下载
摘要：本发明公开了热原子层蚀刻工艺。在一些实施例中，该方法包括至少一个蚀刻循环，其中所述基材交替且序贯地暴露于第一气相卤化物反应物和第二气相卤化物反应物。在一些实施例中，第一反应物可包含有机卤化物化合物。在热ALE循环期间，基材不与等离子体反应物接触。
原子蚀刻工艺

[发明专利]用于制造侧向绝缘的集成电路芯片的方法-CN201810771205.8有效
发明人： M·罗维瑞;M·布夫尼彻尔;E·拉孔德 -专利权人：意法半导体(图尔)公司
申请日： 2018-07-13 - 公布日： 2023-07-21 - 主分类号： H01L21/3065 文献下载
摘要：本公开的实施例涉及一种用于制造侧向绝缘的集成电路芯片的方法。侧向绝缘的集成电路芯片从半导体晶圆制得。外围沟槽被形成在晶圆中，所述外围沟槽侧向地界定待形成的所述集成电路芯片。所述外围沟槽的深度大于或等于所述集成电路芯片的期望最终厚度。外围沟槽通过重复下列相继步骤的过程而形成：a)使用六氟化硫等离子体进行离子蚀刻；以及b)使用八氟环丁烷等离子体进行钝化。在完成形成所述外围沟槽的步骤时，所述外围沟槽的侧向壁被聚氟乙烯的绝缘层所覆盖。在所述晶圆的较低表面上执行减薄步骤，直到到达所述外围沟槽的底部。所述绝缘层不被移除。
用于制造侧向绝缘集成电路芯片方法

[发明专利]被处理体的处理装置-CN201880017568.0有效
发明人：加贺美刚;福本英范 -专利权人：株式会社爱发科
申请日： 2018-10-15 - 公布日： 2023-07-21 - 主分类号： H01L21/3065 文献下载
摘要：本发明的被处理体的处理装置具备：腔室，被构造为内部空间能够减压，并且在所述内部空间中对被处理体进行等离子体处理；第一电极，配设在所述腔室内，用于载置所述被处理体；第一电源，用于对所述第一电极施加负电位的偏置电压；气体导入装置，用于向所述腔室内导入工艺气体；和排气装置，用于对所述腔室内进行减压。在所述第一电极与所述被处理体之间，设置有以覆盖所述第一电极的方式设置的罩部。在所述第一电极与所述罩部之间，以占据局部区域的方式配置有衬垫部。
处理装置

[发明专利]半导体制造装置用部件-CN201780017901.3有效
发明人：新田安隆 -专利权人： TOTO株式会社
申请日： 2017-09-12 - 公布日： 2023-07-21 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种半导体制造装置用部件。具体而言，半导体制造装置用部件具备包含凹部的氧化铝膜基材、形成在所述氧化铝膜基材上且包含钇化合物的第1层，其特征在于，所述第1层具有第1区域、设置在所述凹部内且位于所述第1区域和所述氧化铝膜基材之间的第2区域，所述第1区域中的平均粒径比所述第2区域中的平均粒径更短。
半导体制造装置部件

[发明专利]等离子体处理装置以及等离子体处理方法、ECR高度监视器-CN201980003567.5有效
发明人：池田纪彦;安井尚辉;山田一也 -专利权人：株式会社日立高新技术
申请日： 2019-03-06 - 公布日： 2023-07-21 - 主分类号： H01L21/3065 文献下载
摘要：一种等离子体处理装置，具备：处理室(101)，使用等离子体(111)对晶片(114)进行处理；高频电源(106)，供给用于生成等离子体(111)的高频电力；机构，使用于形成ECR的磁场形成，并且控制该磁通密度；以及样品台(113)，载置晶片(114)。上述等离子体处理装置还具备：控制部(107)，根据等离子体(111)的图像数据，监视通过上述高频电力和上述磁场的相互作用而产生的电子回旋谐振即ECR的高度，控制上述高频电力的频率，使得监视的上述ECR的高度成为给定的高度。
等离子体处理装置以及方法 ecr 高度监视器

[发明专利]原子层刻蚀工艺条件确定方法、反应腔室及设备-CN202310336907.4在审
发明人：曾丽 -专利权人：北京北方华创微电子装备有限公司
申请日： 2023-03-31 - 公布日： 2023-07-18 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种原子层刻蚀工艺条件确定方法、反应腔室及设备，涉及半导体技术领域。该原子层刻蚀工艺条件确定方法包括：获取原子层刻蚀过程中对应实际工艺步骤的多组工艺数据，存储多组工艺数据并组成数据库，其中，每组工艺数据包括一一对应的实际工艺条件、实际刻蚀量以及反应介质的预设波长对应的实际光谱强度；根据目标工艺步骤所需的目标刻蚀量以及数据库中的实际刻蚀量、实际光谱强度确定目标工艺条件，且目标工艺条件由数据库的多组工艺数据中选取。该确定方法确定的目标工艺条件能够使原子层刻蚀工艺中的活化步骤获取饱和的原子活化层，从而确保刻蚀的均匀性；还能够使去除步骤获得准确度较高的刻蚀量。
原子刻蚀工艺条件确定方法反应设备

[发明专利]等离子处理装置-CN201980005077.9有效
发明人：岩瀬拓;矶崎真一;横川贤悦;森政士;佐山淳一 -专利权人：株式会社日立高新技术
申请日： 2019-07-29 - 公布日： 2023-07-14 - 主分类号： H01L21/3065 文献下载
摘要：为了能够使中心高的分布和节分布这两方独立地对等离子密度分布进行控制，针对处理的均匀性能够以更高精度对试料进行等离子处理，将等离子处理装置构成为具备：真空容器，试料被等离子处理；高频电源，提供用于生成等离子的高频电力；试料台，载置试料；和磁场形成部，使真空容器的内部形成磁场并被配置于真空容器的外侧，磁场形成部中具备：第1线圈；第2线圈，被配置于比第1线圈更靠内侧的位置且直径比第1线圈的直径小；第1磁轭，覆盖第1线圈、真空容器的上方以及侧面且第1线圈被配置于内部；和第2磁轭，沿着第2线圈的周方向覆盖第2线圈并在第2线圈的下方侧具有开口部。
等离子处理装置

[发明专利]用于改良的半导体蚀刻及部件保护的系统与方法-CN201780030506.9有效
发明人：陈天发;L·K·罗;D·卢博米尔斯基;S·郑;M·Y·崔;S·朴 -专利权人：应用材料公司
申请日： 2017-05-18 - 公布日： 2023-07-14 - 主分类号： H01L21/3065 文献下载
摘要：半导体系统及方法可包括具有气箱的半导体处理腔室，此气箱限定了至此半导体处理腔室的入口。此腔室可包括间隔件，该间隔件由与气箱耦接的第一表面表征，及此间隔件可限定在第一表面的内部部分上的凹进壁架。此腔室可包括安装在凹进壁架上的支架，该凹进壁架沿间隔件的第二表面延伸。腔室还可包括气体分配板，该气体分配板安装在支架上。
用于改良半导体蚀刻部件保护系统方法

[发明专利]使用材料改性及RF脉冲的选择性蚀刻-CN201780039924.4有效
发明人：巴尔加夫·西特拉;殷正操;斯里尼瓦斯·内曼尼;维亚斯拉夫·巴比扬;迈克尔·斯托厄尔 -专利权人：应用材料公司
申请日： 2017-06-16 - 公布日： 2023-07-14 - 主分类号： H01L21/3065 文献下载
摘要：半导体系统及方法可包括执行选择性蚀刻的方法，所述方法包括以下步骤：使半导体基板上的材料改性。该半导体基板可在该半导体基板的表面上具有至少两种暴露的材料。所述方法可包括以下步骤：在容纳该半导体基板的处理腔室內形成低功率等离子体。该低功率等离子体可为射频(“RF”)等离子体，该射频等离子体在实施方式中可至少部分地由RF偏压电源所形成，该RF偏压电源在约10W及约100W之间运作。该RF偏压电源亦可用低于约5,000Hz的一频率发出脉冲。这些方法亦可包括以下步骤：相较于该半导体基板的该表面上的所述至少两种暴露的材料中的第二种材料以更高的蚀刻速率蚀刻该半导体基板的该表面上的所述至少两种暴露的材料中的一种暴露的材料。
使用材料改性 rf 脉冲选择性蚀刻

[发明专利]等离子体蚀刻碳化硅-CN202211053754.4在审
发明人： A·克鲁特 -专利权人： SPTS科技有限公司
申请日： 2022-08-30 - 公布日： 2023-07-11 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种等离子体蚀刻化合物半导体衬底以形成特征的方法及用于等离子体蚀刻衬底以形成特征的等离子体蚀刻设备。
等离子体蚀刻碳化硅

[发明专利]高深宽比孔刻蚀方法及半导体工艺设备-CN202310368584.7在审
发明人：张亮亮;童鑫;杨素素;张志学;赵俊祥;袁若乐 -专利权人：北京北方华创微电子装备有限公司
申请日： 2023-04-07 - 公布日： 2023-07-11 - 主分类号： H01L21/3065 文献下载
摘要：本申请公开了一种高深宽比孔刻蚀方法及半导体工艺设备，属于半导体领域。一种高深宽比孔刻蚀方法，包括工艺参数独立调控的多个子工艺阶段，多个子工艺阶段包括第一子工艺阶段，第一子工艺阶段包括：第一沉积步骤，通入第一气体，向待刻蚀衬底施加下射频偏压，在孔底部和侧壁沉积聚合物层；第一清洗步骤，通入第二气体，向衬底施加下射频偏压，去除孔底部的聚合物层；第一清洗步骤施加的下射频偏压功率大于第一沉积步骤；第一刻蚀步骤，通入刻蚀气体，向衬底施加下射频偏压，以刻蚀孔底部；第一刻蚀步骤施加的下射频偏压功率小于第一清洗步骤；依次循环执行第一沉积步骤、第一清洗步骤和第一刻蚀步骤。本申请解决真圆度差影响器件良率等问题。
高深刻蚀方法半导体工艺设备

[发明专利]一种减少金属膜层等离子体刻蚀损伤的方法-CN202310426638.0在审
发明人：汪之涵;和巍巍;傅俊寅;张良关;张学强 -专利权人：深圳基本半导体有限公司
申请日： 2023-04-11 - 公布日： 2023-07-11 - 主分类号： H01L21/3065 文献下载
摘要：本发明涉及半导体制造领域，公开了一种减少金属膜层等离子体刻蚀损伤的方法。该方法包括：在碳化硅表面上形成有含有第一光刻图案的二氧化硅薄膜，在碳化硅表面上依次溅射金属钛层、氮化钛层以及金属铝层，形成金属膜层；在金属膜层上涂敷第一层光刻胶，经曝光、显影后，形成第二光刻图案；利用等离子刻蚀机根据第二光刻图案对金属层进行第一次刻蚀，得到第一刻蚀图案；采用惰性气体的等离子体轰击第一次蚀刻后的碳化硅材料；利用等离子刻蚀机根据第一光刻图案以及第二光刻图案对轰击后的碳化硅材料进行第二次蚀刻，得到目标刻蚀图案。通过上述方式，本发明能够减少刻蚀图案底部电荷堆积，从而减小金属膜层等离子体刻蚀对栅氧层的损伤。
一种减少金属膜等离子体刻蚀损伤方法

[发明专利]等离子体处理装置的部件的制造方法以及部件的检查方法-CN201980015284.2有效
发明人：上田和浩;栗原优;池永和幸;田村智行 -专利权人：株式会社日立高新技术
申请日： 2019-12-23 - 公布日： 2023-07-11 - 主分类号： H01L21/3065 文献下载
摘要：提供等离子体处理装置的部件的制造方法以及部件的检查方法，使处理的成品率提升。部件配置于等离子体处理装置的处理室内部，在表面具备具有对等离子体的耐性的材料的被膜，方法具备如下工序：沿着部件的表面使枪移动给定距离并喷溅该材料来形成被膜，并在枪所移动的距离的范围内配置具备具有模拟部件的表面形状的形状的表面的试验片，在该试验片的表面形成所述材料的被膜；和基于检测该试验片的表面的所述被膜的结晶的大小、残留应力或有无含有污染元素的结果来调节所述枪形成所述部件的表面的被膜的条件。
等离子体处理装置部件制造方法以及检查