“H01L21/3065”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1747个，建议您升级VIP下载更多相关专利

[发明专利]等离子体蚀刻方法和半导体元件的制造方法-CN202180042125.9在审
发明人：松井一真;冈优希 -专利权人：昭和电工株式会社
申请日： 2021-06-24 - 公布日： 2023-02-03 - 主分类号： H01L21/3065 文献下载
摘要：本发明的课题在于提供一种等离子体蚀刻方法，该离子体蚀刻方法相比于非蚀刻对象物，能选择地蚀刻含有锡和铟中的至少一者的氧化物的蚀刻对象物。一种等离子体蚀刻方法，其具备以下的蚀刻步骤：使含有在分子内具有氟原子和溴原子的不饱和化合物的蚀刻气体，在等离子体的存在下接触具有作为蚀刻气体的蚀刻对象的蚀刻对象物与不属于蚀刻气体的蚀刻对象的非蚀刻对象物的被蚀刻构件，一边对支撑被蚀刻构件的下部电极施加超过0W的偏压功率，一边进行蚀刻，相较于非蚀刻对象物、选择地蚀刻蚀刻对象物，蚀刻对象物含有锡和铟中的至少一者的氧化物，非蚀刻对象物含有含硅化合物和光致抗蚀剂中的至少一者。
等离子体蚀刻方法半导体元件制造

[发明专利]等离子体处理方法、等离子体处理装置以及系统-CN202210890018.8在审
发明人：横井雅彦;田中康基 -专利权人：东京毅力科创株式会社
申请日： 2022-07-27 - 公布日： 2023-02-03 - 主分类号： H01L21/3065 文献下载
摘要：本公开提供提高处理量的等离子体处理方法、等离子体处理装置以及系统。本公开涉及的等离子体处理方法在等离子体处理装置中执行。该等离子体处理方法包含：准备包含含硅膜以及形成在含硅膜上的含碳膜的基板的工序；将基板的温度设定在为0℃以下的第一温度的工序；通过包含氢原子以及氧原子的第一处理气体向基板供给H2O的工序；通过高频由第一处理气体生成等离子体而对含碳膜进行蚀刻的工序；将基板的温度设定为与第一温度不同的第二温度的工序；向基板供给第二处理气体的工序，第二处理气体包含含有氢以及氟的气体，或者同时包含含氢气体以及含氟气体；以及通过高频由第二处理气体生成等离子体而对含硅膜进行蚀刻的工序。
等离子体处理方法装置以及系统

[发明专利]支承单元、用支承单元处理基板的装置和方法-CN202210898583.9在审
发明人：朴允锡;金炯俊 -专利权人：细美事有限公司
申请日： 2022-07-28 - 公布日： 2023-02-03 - 主分类号： H01L21/3065 文献下载
摘要：本发明涉及支承单元、用支承单元处理基板的装置和方法。本发明构思提供了一种基板处理装置。该基板处理装置包括：壳体，该壳体具有处理基板的处理空间；支承单元，该支承单元在处理空间处支承基板；气体供应单元，该气体供应单元将工艺气体供应到处理空间中；和等离子体源，该等离子体源由工艺气体产生等离子体，其中支承单元包括：介电板，基板被放置在该介电板的顶表面上；顶环，该顶环围绕被放置在介电板上的基板的周边；温度传感器，该温度传感器测量顶环的温度；第一升降构件，该第一升降构件使顶环升降；和控制器；其中控制器根据基于由温度传感器测量的顶环的温度而计算出的顶环的蚀刻量，控制第一升降构件改变顶环的高度。
支承单元处理装置方法

[发明专利]等离子体处理用气体、等离子体处理方法及等离子体处理装置-CN202080101364.2在审
发明人：末田一行;笹仓昌浩;山本凌音;角川舞 -专利权人： SPP科技股份有限公司
申请日： 2020-10-05 - 公布日： 2023-02-03 - 主分类号： H01L21/3065 文献下载
摘要：[课题]提供：可以抑制对地球温室效应的影响，并且可以执行吞吐量高的等离子体处理的等离子体处理装置等。[解决方法]本发明的等离子体处理装置100具备：腔室(1)，其在内部生成等离子体；载置台(2)，其配置在腔室内、用于载置基板S；和，气体供给源(3)(3a～3d)，其向腔室内供给用于生成等离子体的气体，该装置通过交替重复执行使用等离子体对基板进行蚀刻的蚀刻处理S2、和使用等离子体于通过蚀刻处理形成的凹部形成保护膜的保护膜形成处理S3，从而对基板进行深度蚀刻。特征在于，保护膜形成处理S3中，作为为了生成等离子体而供给的气体，由气体供给源(3b)、(3c)向腔室内供给C4F8与2,3,3,3‑四氟丙烯的混合气体。
等离子体处理气体方法装置

[发明专利]一种刻蚀机台的晶圆刻蚀方法-CN202211343797.6在审
发明人：吴晓彤;吴智勇 -专利权人：上海华力微电子有限公司
申请日： 2022-10-31 - 公布日： 2023-01-31 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供了一种刻蚀机台的晶圆刻蚀方法，涉及半导体技术领域。一种刻蚀机台的晶圆刻蚀方法，包括刻蚀机台、自动调整系统；晶圆刻蚀方法包括：获取上一批次的晶圆的刻蚀速率分布图；比较上一批次的晶圆的刻蚀速率分布图与当前批次的晶圆所需的基准速率分布图，并将比较结果反馈到自动调整系统；自动调整系统根据比较结果调整边缘管道的气体参数，边缘管道根据气体参数向刻蚀机台的腔体中注入气体进行刻蚀，对当前批次的晶圆进行刻蚀。通过刻蚀机台自动化调整晶圆边缘处的刻蚀气体的参数，即动态调整刻蚀气体的比例和总流量，从而能够起到延缓边缘刻蚀速率增加的作用，降低聚焦环的消耗量，最终达到提高MTBC的效果。
一种刻蚀机台方法

[发明专利]一种多层硅晶圆键合体划片方法-CN202211354250.6在审
发明人：孟伟;崔凯;王越飞;胡永芳;吴金财;孙毅鹏;张伟强;谢迪 -专利权人：中国电子科技集团公司第十四研究所
申请日： 2022-10-31 - 公布日： 2023-01-31 - 主分类号： H01L21/3065 文献下载
摘要：本发明公开了步骤一、在第一层和第N层硅晶圆上制作激光刻蚀标记及硅晶圆键合结构；步骤二、依次在其他层硅晶圆上制作硅晶圆键合结构；步骤三、利用DRIE刻蚀工艺在第N/2层硅晶圆的下侧、第N/2+1层硅晶圆的上侧预先制作划片沟槽；步骤四、利用硅晶圆键合工艺实现多层硅晶圆键合体；步骤五、利用激光从硅晶圆键合体第一层进行刻蚀，直至第N/2层硅晶圆的下侧的预先制作的划刻蚀片沟槽；步骤六、利用激光从硅晶圆键合体第N层进行刻蚀，刻蚀至第N/2+1层硅晶圆的上侧预先制作的划片沟槽，最终实现多层硅晶圆键合体上有效区域的分离。
一种多层硅晶圆键合体划片方法

[发明专利]蚀刻方法-CN202080005420.2有效
发明人：横山乔大;户村幕树;木原嘉英;须田隆太郎;大类贵俊 -专利权人：东京毅力科创株式会社
申请日： 2020-11-02 - 公布日： 2023-01-31 - 主分类号： H01L21/3065 文献下载
摘要：本申请所公开的蚀刻方法包括工序(a)，所述工序(a)在等离子体处理装置的腔室内准备基板。基板包括含硅膜。蚀刻方法还包括工序(b)，所述工序(b)通过来自在腔室内从处理气体形成的等离子体的化学物种来对含硅膜进行蚀刻。处理气体包含含磷气体、含氟气体及含氢气体。含氢气体含有选自由氟化氢、H2、氨及烃组成的组中的至少一种。
蚀刻方法

[发明专利]一种多晶硅薄膜的处理方法-CN202011287400.7有效
发明人：孙翔 -专利权人：云谷（固安）科技有限公司
申请日： 2020-11-17 - 公布日： 2023-01-20 - 主分类号： H01L21/3065 文献下载
摘要：本发明涉及一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法，该多晶硅薄膜的处理方法包括：在所述多晶硅薄膜表面沉积无机膜层，使用刻蚀粒子对所述无机膜层远离所述多晶硅薄膜一侧表面进行刻蚀，能够减小多晶硅薄膜的表面粗糙度并能够避免刻蚀粒子对多晶硅薄膜造成损伤，从而能够减小使用该多晶硅薄膜作为有源层的薄膜晶体管的漏电流，进而使得将该薄膜晶体管应用于显示装置中时，能够有效提高显示装置的显示效果。
一种多晶薄膜处理方法

[发明专利]半导体产品的制作方法及半导体加工设备-CN202211331514.6在审
发明人：龚新;鲍锡飞;张旭 -专利权人：长鑫存储技术有限公司
申请日： 2022-10-28 - 公布日： 2023-01-17 - 主分类号： H01L21/3065 文献下载
摘要：本公开提供了一种半导体产品的制作方法及半导体加工设备，半导体产品的制作方法包括：提供基底；在基底上形成叠层结构；使用预设温度的刻蚀气体对叠层结构进行刻蚀形成刻蚀孔，以使预设温度的刻蚀气体在叠层结构的中心区域与叠层结构的边缘区域的气体分布量达到预设比例。在本公开中，通过使用预设温度的刻蚀气体对叠层结构进行刻蚀，使得刻蚀气体在叠层结构的中心区域和边缘区域的气体分布量达到预设比例，符合预设比例分布量的刻蚀气体对叠层结构具有期望的刻蚀效果，提高了半导体产品的性能以及良率。
半导体产品制作方法加工设备

[发明专利]用于硅锗层的气相选择性蚀刻的新型方法-CN202180022511.1在审
发明人：阿什维尼·K·辛哈;C·马;A·雷伊尼克尔;A·M·阿塞力利耶 -专利权人：普莱克斯技术有限公司;林德有限责任公司
申请日： 2021-04-07 - 公布日： 2023-01-13 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供了用于相对于Si选择性地蚀刻SiGe的方法。该方法中的一些方法包括在Si层的表面上形成钝化层以增强SiGe蚀刻剂选择性，以及在存在钝化层的情况下使用优先蚀刻SiGe而不是Si的卤间化合物气体。这些方法可以以循环方式进行，直到获得所需厚度的SiGe层。
用于硅锗层选择性蚀刻新型方法

[发明专利]处理被处理体的方法-CN201780031969.7有效
发明人：木原嘉英;久松亨;本田昌伸 -专利权人：东京毅力科创株式会社
申请日： 2017-05-22 - 公布日： 2023-01-10 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种实施方式的方法(MT)，在处理对象的晶片(W)的被处理层(J1)的蚀刻前，在将被处理层(J1)的主面(J11)划分为多个区域(ER)的基础上，通过步骤(SB2)按多个区域(ER)的每一区域计算出被处理层(J1)上所设置的掩模(J2)的槽宽度与该槽宽度的基准值的差值，在步骤(SB6)中，利用表示被处理层(J1)的温度与形成的膜的膜厚的对应的对应数据(DT)调节被处理层(J1)的温度，以使其成为与多个区域(ER)的每一区域对应的膜厚的膜的形成所需要的温度，利用与(ALD)法同样的膜形成处理在掩模(J2)按每一原子层形成膜，将与差值对应的膜厚的膜(J3)形成与掩模(J2)，按多个区域(ER)的每一区域将槽宽度修正为基准值。
处理方法

[发明专利]等离子体处理装置的保养方法-CN201780024736.4有效
发明人：松本和也;保坂勇贵;大秦充敬;山本高志 -专利权人：东京毅力科创株式会社
申请日： 2017-04-10 - 公布日： 2023-01-06 - 主分类号： H01L21/3065 文献下载
摘要：等离子体处理装置具备：支承构造体，其支承被加工物；以及第1驱动装置，其构成为，使支承构造体绕沿着与铅垂方向正交的方向延伸的第1轴线旋转。支承构造体具有：保持部，其包括静电卡盘；以及容器，其设置到保持部的下侧。容器具有：筒状的容器主体；底盖，其封堵容器主体的下侧开口，构成为能够相对于容器主体拆卸。保养方法包括如下工序：使支承构造体绕第1轴线旋转、以使底盖相对于静电卡盘位于上方的工序；将底盖从容器主体拆卸的工序；以及对设置到容器主体内的零部件进行保养的工序。
等离子体处理装置保养方法

[发明专利]交替蚀刻与钝化工艺-CN202211140265.2在审
发明人：徐相俊;游正义;梁振伟;艾伦·J·詹生;萨曼塔·S·H·坦 -专利权人：朗姆研究公司
申请日： 2020-06-22 - 公布日： 2023-01-03 - 主分类号： H01L21/3065 文献下载
摘要：在半导体设备制造中使用氧化锡膜作为间隔物及硬掩模。在一种方法中，需要在暴露的含硅层，例如SiOC、SiON、SiONC、非晶硅、SiC、或SiN存在时选择性地蚀刻锡氧化物层(如间隔物基脚)。为了减少对含硅层的损伤，工艺涉及使含硅层相对于锡氧化物蚀刻化学物质钝化、蚀刻氧化锡、以及以交替方式重复钝化与蚀刻。例如，钝化与蚀刻可各自进行介于2‑50次之间的次数。在一实现方案中，通过利用在等离子体中受到活化的含氧反应物处理衬底而进行钝化，并且氧化锡蚀刻是由基于氯的化学物质(如使用Cl2与BCl3的混合物)执行的。
交替蚀刻钝化工艺

[发明专利]高频RF发生器和DC脉冲-CN202180034265.1在审
发明人：克里斯托弗·鲍曼;康纳·李斯顿;肯尼斯·米勒;迪麦西·津巴 -专利权人：鹰港科技有限公司
申请日： 2021-05-12 - 公布日： 2022-12-30 - 主分类号： H01L21/3065 文献下载
摘要：公开了纳秒脉冲发生器系统。在一些实施例中，纳秒脉冲提供可包括高压电源；纳秒脉冲发生器，所述纳秒脉冲发生器与高压电源进行电耦接，所述纳秒脉冲发生器在高频率下切换来自所述高压电源的电压；具有初级侧和次级侧的变压器，所述纳秒脉冲发生器与变压器的初级测电耦接；和输出，所述输出与变压器电耦接产生波形。在一些实施例中，所述波形包括多个高压脉冲，所述高压脉冲具有大于大约2kV的脉冲幅度，脉冲宽度，和脉冲重复频率；以及具有波形频率和大于100v波形幅度的正弦波形。
高频 rf 发生器 dc 脉冲

[发明专利]一种半导体结构的形成方法及半导体结构-CN202110736731.2在审
发明人：王乔慈;赵军 -专利权人：中微半导体设备（上海）股份有限公司
申请日： 2021-06-30 - 公布日： 2022-12-30 - 主分类号： H01L21/3065 文献下载
摘要：本发明公开了一种半导体结构的形成方法及半导体结构，该方法包含：提供一基底，所述基底上设有介质层，所述介质层内具有若干孔洞，孔洞内填充有底部抗反射层；提供第一刻蚀气体，刻蚀孔洞内底部抗反射层，刻蚀时间记做t1；提供第一刻蚀气体之后，提供第二刻蚀气体和/或第三刻蚀气体，对孔洞底部进行清理刻蚀；第二刻蚀气体对孔洞清理的刻蚀时间记做t2；第三刻蚀气体对孔洞清理的刻蚀时间记做t3；其中，t1、t2、t3根据具体的孔洞刻蚀情况调节，t1＞0，t2≥0，t3≥0，且t2与t3不同时为0。本发明在传统BARC刻蚀工艺的基础上进行改进，通过结合高流导并使用不同步骤来达到BARC洞底刻蚀干净，并兼顾维持上方PR CD以及尽量减少介质层损失的目的。
一种半导体结构形成方法