[发明专利]半导体结构及其制作方法、存储器

说明书

本公开实施例提供一种半导体结构及其制作方法、存储器，所述半导体结构的制作方法包括：在衬底中形成沿第一方向延伸的若干平行的第一沟槽以及填充第一沟槽的第一隔离结构；第一方向平行于衬底表面；在衬底和第一隔离结构中形成沿第二方向延伸的若干平行的第二沟槽，第一沟槽与第二沟槽将衬底切割形成多个有源柱；第二方向与第一方向垂直；第二沟槽的深度小于第一沟槽的深度；在第二沟槽的底部形成在第二方向上与第一隔离结构交替排列的第二隔离结构；第二隔离结构的顶面低于第二沟槽中第一隔离结构处的底面；在第二隔离结构上方形成若干平行的位线结构；位线结构在第一方向上贯穿多个有源柱；在位线结构上方形成若干平行的字线结构。

技术领域

本公开涉及半导体技术领域，涉及但不限于一种半导体结构及其制作方法、存储器。

背景技术

随着当今科学技术的不断发展，半导体器件被广泛地应用于各种电子设备和电子产品。其中，随机存取存储器(Random Access Memory，RAM)作为一种易失性存储器，是计算机中常用的半导体存储器件。

为了提高存储器的存储能力，要求半导体器件具有更高的集成密度和更小的特征尺寸。近年来，存储器结构从平面栅极发展到了全环绕栅极(Gate-All-Around，GAA)。全环绕栅极实现了栅极对沟道的包覆，提高了存储器的性能和密度。然而，随着半导体制程的进步，全环绕栅极的存储器中相邻导电结构之间的距离不断减小，容易发生漏电等问题。

发明内容

有鉴于此，本公开实施例提供了一种半导体结构及其制作方法、存储器。

第一方面，本公开实施例提供了一种半导体结构的制作方法，所述方法包括：

提供衬底；在所述衬底中形成沿第一方向延伸的若干相互平行的第一沟槽以及填充所述第一沟槽的第一隔离结构；所述第一方向平行于所述衬底表面；在所述衬底和所述第一隔离结构中形成沿第二方向延伸的若干相互平行的第二沟槽，所述第一沟槽与所述第二沟槽将所述衬底切割形成多个有源柱；所述第二方向平行于所述衬底表面且与所述第一方向垂直；所述第二沟槽的深度小于所述第一沟槽的深度；在所述第二沟槽的底部形成在所述第二方向上与所述第一隔离结构交替排列的第二隔离结构；所述第二隔离结构的顶面低于所述第二沟槽中位于所述第一隔离结构处的底面；在所述第二隔离结构上方形成沿所述第一方向延伸的若干相互平行的位线结构；所述位线结构在所述第一方向上贯穿多个所述有源柱；在所述位线结构上方形成沿所述第二方向延伸的若干相互平行的字线结构。

第二方面，本公开实施例提供了一种半导体结构，包括：衬底；位于所述衬底中且沿第一方向延伸的若干相互平行的第一沟槽以及位于所述第一沟槽内的第一隔离结构；所述第一方向平行于所述衬底表面；位于所述衬底中且沿第二方向延伸的若干相互平行的第二沟槽；所述第一沟槽与所述第二沟槽将所述衬底切割为多个有源柱；所述第二方向平行于所述衬底表面且与所述第一方向垂直；所述第二沟槽的深度小于所述第一沟槽的深度；位于所述第二沟槽底部且在所述第二方向上与所述第一隔离结构交替排列的第二隔离结构；所述第二隔离结构的顶面低于所述第二沟槽中位于所述第一隔离结构处的底面；位于所述第二隔离结构上方且沿所述第一方向延伸的若干相互平行的位线结构；所述位线结构在所述第一方向上贯穿多个所述有源柱；位于所述位线结构上方且沿所述第二方向延伸的若干相互平行的字线结构。

第三方面，本公开实施例提供了一种存储器，包括：上述实施例中任一所述的半导体结构；存储节点，位于所述衬底表面，所述存储节点连接至所述有源柱的顶部有源区。

在本公开实施例提供的半导体结构的制作方法中，所形成的第二沟槽的深度小于第一沟槽的深度，且形成于第二沟槽中的第二隔离结构的顶面低于第二沟槽位于第一隔离结构处的底面。如此，位线结构形成在第二隔离结构之上，一方面，位线结构的底部与第一隔离结构的底部之间的高度差较大，相邻两条位线之间不易发生漏电现象；另一方面，深度较小的位线结构在存储阵列边缘处不易与外围电路之间发生漏电现象，提高了半导体结构的可靠性。

附图说明