“H10B63/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果123个，建议您升级VIP下载更多相关专利

[发明专利]阻变存储器及其制备方法-CN202210376240.6在审
发明人：马强 -专利权人：芯恩（青岛）集成电路有限公司
申请日： 2022-04-11 - 公布日： 2023-10-27 - 主分类号： H10B63/00 文献下载
摘要：本发明提供一种阻变存储器及其制备方法，该存储器包括：晶体管，包括第一极区、第二极区及栅电极，栅电极横向位于第一极区及第二极区之间；金属硅化物层，分别形成于第一极区、第二极区及栅电极表面；阻变材料层，形成于第二极区表面的金属硅化物层表面；层间电介质层，形成于晶体管、阻变材料层及金属硅化物层的表面；贯穿层间电介质层的金属互连柱，分别与金属硅化物层及阻变材料层连接；源极线，通过金属互连柱及金属硅化物层与第一极区电连接；字线，通过金属互连柱及金属硅化物层与栅电极电连接；位线，通过金属互连柱与阻变材料层连接。该结构大大提高了阻变存储器单位面积的集成度，减少光刻等多步工艺，降低工艺复杂度及流片成本。
存储器及其制备方法

[发明专利]一种三维存储器阵列及其制备方法-CN202310921868.4在审
发明人：蔡一茂;孙经纬;王宗巍;鲍盛誉 -专利权人：北方集成电路技术创新中心（北京）有限公司;北京大学
申请日： 2023-07-26 - 公布日： 2023-10-27 - 主分类号： H10B63/00 文献下载
摘要：本发明提供了一种三维存储器阵列架构及其制备方法，属于微纳电子学技术领域。本发明提出的三维1T1R阵列中，每条源线SL由串联的一列晶体管组成，对应有一条字线WL连接到这一列晶体管的栅极，控制这一列晶体管的开关状态。本发明阵列工作时，被访问的器件所在一列晶体管开启，其余列的晶体管关闭；器件所在的SL和位线BL施加相应访问或操作电压，非选通的BL和SL电压保持一致，可以访问到阵列中的任意一个器件。相应的，同时选通多条BL或同时选通多条SL来实现并行访问。采用本发明可以将1T1R阵列的存储密度提升到和目前3D‑Nand Flash存储器相当的程度，远超过目前的1T1R阵列密度。
一种三维存储器阵列及其制备方法

[发明专利]电阻式随机存取存储结构及其制造方法-CN201910874165.4有效
发明人：李彦德;王景擁;尤建祥;陈宏生 -专利权人：华邦电子股份有限公司
申请日： 2019-09-17 - 公布日： 2023-10-27 - 主分类号： H10B63/00 文献下载
摘要：本发明提供一种电阻式随机存取存储结构及其制造方法，此电阻式随机存取存储结构包括：基板，具有阵列区及周边区；第一低介电常数介电层，位于周边区，且其介电常数小于3；多个存储单元，位于基板上且位于阵列区；间隙填充介电层，位于阵列区，间隙填充介电层覆盖存储单元且填入相邻的存储单元之间；多个第一导电插塞，位于间隙填充介电层中，第一导电插塞的每一者与存储单元之中的一者接触；虚设存储单元，位于阵列区与周边区的交界处，虚设存储单元并未与第一导电插塞的任一者接触。本发明提供的电阻式随机存取存储结构，能够明显改善产品的良率及可靠度，并且降低工艺的复杂度、生产成本及生产时间。
电阻随机存取存储结构及其制造方法

[发明专利]可变电阻式存储装置及其制造方法-CN202011420881.4有效
发明人：矢野胜 -专利权人：华邦电子股份有限公司
申请日： 2020-12-08 - 公布日： 2023-10-27 - 主分类号： H10B63/00 文献下载
摘要：本发明提供一种可变电阻式存储装置及其制造方法。本发明的可变电阻式存储器，包含：多个支柱，沿着基板主表面的垂直方向延伸；多个位线，沿着水平方向延伸；以及存储单元，形成于多个支柱与多个位线的交叉处；其中，存储单元包含：栅极绝缘膜，形成于支柱的外围；半导体膜，形成于栅极绝缘膜的外围并提供沟道区域；以及可变电阻元件，形成于半导体膜的外围。可变电阻元件的外围的第一电极区域及与该第一电极区域对向的第二电极区域分别与邻接的一对位线电连接。
可变电阻存储装置及其制造方法

[发明专利]一种阻变式存储器-CN202310899900.3在审
发明人：康赐俊;沈鼎瀛;邱泰玮;李武新;严锦懋;陈安乔;程恩萍 -专利权人：厦门半导体工业技术研发有限公司
申请日： 2023-07-20 - 公布日： 2023-10-24 - 主分类号： H10B63/00 文献下载
摘要：本公开提供一种阻变式存储器，包括：沿垂直方向由下而上依次层叠设置的底电极、阻变层和顶电极组成的阻变结构；全包覆所述阻变结构侧壁的保护层；包覆所述保护层侧壁的外围电极，所述外围电极用于在水平方向上向所述阻变层施加电场；与所述外围电极连接的金属导线；所述顶电极、底电极和所述外围电极分别连接不同的金属导线。通过单独控制外围电极，可向阻变层施加水平方向的电场，使得导电细丝的位置可控，防止了氧空位、氧离子在水平方向的散射，提升了器件的耐久性。
一种阻变式存储器

[发明专利]存储器件及其制造方法-CN202310411526.8在审
发明人：李镇宇;安东浩;具东建 -专利权人：三星电子株式会社
申请日： 2023-04-17 - 公布日： 2023-10-20 - 主分类号： H10B63/00 文献下载
摘要：公开了一种存储器件，包括：在衬底上的栅堆叠，包括沿竖直方向交替堆叠的绝缘层和栅电极，并沿竖直方向限定通孔；以及在通孔中的柱结构，柱结构包括：多个沟道部分，在通孔中面向栅电极并具有环形水平截面；多个导电层，在通孔中面向绝缘层，具有环形水平截面并具有相对于沟道部分的内壁朝向通孔的中心突出的内壁；以及可变电阻材料层，在通孔中沟道部分的内壁和导电层的内壁上，并且可变电阻材料层的第一部分沿竖直方向与导电层重叠。
存储器件及其制造方法

[发明专利]电阻式随机存取存储器及其重置方法-CN202010431179.1有效
发明人：王炳琨;林铭哲;陈侑廷;白昌宗;廖绍憬;刘奇青 -专利权人：华邦电子股份有限公司
申请日： 2020-05-20 - 公布日： 2023-10-17 - 主分类号： H10B63/00 文献下载
摘要：本发明提供一种电阻式随机存取存储器包括至少一存储单元。至少一存储单元包括：上电极、下电极、数据存储层、氧吸附层、第一阻障层以及氧供应层。数据存储层配置在上电极与下电极之间。氧吸附层配置在数据存储层与上电极之间。第一阻障层配置在氧吸附层与数据存储层之间。氧供应层配置在氧吸附层与上电极之间以和/或配置在氧吸附层与第一阻障层之间。
电阻随机存取存储器及其重置方法

[发明专利]一种基于氧化锌量子点的多值阻变存储器及其制备方法和应用-CN201910791592.6有效
发明人：李阳;王文晓;陈月辉;岳文静;高嵩 -专利权人：济南大学
申请日： 2019-08-26 - 公布日： 2023-10-17 - 主分类号： H10B63/00 文献下载
摘要：本发明涉及阻变存储器技术领域，尤其涉及一种基于氧化锌量子点的多值阻变存储器及其制备方法和应用。所述多值阻变存储器包括：底电极、PMMA层、ZnO QDs层和顶电极；其中，所述PMMA层和ZnO QDs层交替设置后夹在底电极和顶电极之间，且所述ZnO QDs为纳米级颗粒，其分布在PMMA层表面；所述PMMA层的主要作为电荷阻挡层；所述ZnO QDs层的主要作为电子俘获与脱陷中心层。相比于现有的RRAM，本发明的制备方法简单，展现出的低操作电压与无需电激活的特性有利于降低器件的功耗，而且通过调控施加在器件上的限制电流实现了多值存储，制备的器件在高密度低功耗存储中展现出了巨大的应用潜力。
一种基于氧化锌量子多值阻变存储器及其制备方法应用

[发明专利]三维半导体装置及其制造方法-CN202010484479.6有效
发明人：白昌宗;许琼霖;陈侑廷;林铭哲;刘奇青 -专利权人：华邦电子股份有限公司
申请日： 2020-06-01 - 公布日： 2023-10-17 - 主分类号： H10B63/00 文献下载
摘要：本发明提供一种三维半导体装置及其制造方法，所述三维半导体装置包括第一堆叠结构、第一栅介电层、第一半导体层、第一沟道层、第一源极区与第一漏极区及第一可变电阻式随机存取存储器单元。第一堆叠结构位于衬底上，所述第一堆叠结构包括第一绝缘层与第一栅极导体层。第一栅介电层环绕所述第一堆叠结构的侧壁。第一半导体层环绕所述第一栅介电层的侧壁。第一沟道层位于所述第一半导体层中。第一源极区与第一漏极区位于所述第一沟道层两侧的所述第一半导体层中。第一可变电阻式随机存取存储器单元位于所述第一半导体层的第一侧壁上且与所述第一漏极区连接。
三维半导体装置及其制造方法

[发明专利]存储装置-CN201911388776.4有效
发明人：铃木都文 -专利权人：铠侠股份有限公司
申请日： 2019-12-30 - 公布日： 2023-10-13 - 主分类号： H10B63/00 文献下载
摘要：本公开涉及存储装置。实施方式的存储装置具备：在第1方向上延伸的第1导电层、在与第1方向交叉的第2方向上延伸的第2导电层、设置在第1导电层与第2导电层之间的第1电阻变化元件以及具有与第2导电层电连接的第1栅电极的第1晶体管。
存储装置

[发明专利]包括被限制在孔内的选择元件图案的半导体存储器件-CN201811093887.8有效
发明人：李钟哲 -专利权人：爱思开海力士有限公司
申请日： 2018-09-19 - 公布日： 2023-10-13 - 主分类号： H10B63/00 文献下载
摘要：本发明公开了一种包括被限制在孔内的选择元件图案的半导体存储器件。提供一种具有半导体存储器件的电子设备。该半导体存储器件可以包括：下层间绝缘层，其具有孔；上层间绝缘层，其设置在下层间绝缘层上；以及存储单元叠层，其包括下部元件和上部元件，下部元件被限制在下层间绝缘层的孔内，上部元件被上层间绝缘层包围。下部元件可以包括下电极和设置在下电极上的选择元件图案。上部元件可以包括设置在选择元件图案上的存储器图案以及设置在存储器图案上的上电极。
包括限制选择元件图案半导体存储器件

[发明专利]用于RF开关的堆叠的III族氮化物晶体管及制造方法-CN201680091291.7有效
发明人： H·W·田;M·拉多萨夫列维奇;S·达斯古普塔 -专利权人：英特尔公司
申请日： 2016-12-30 - 公布日： 2023-10-13 - 主分类号： H10B63/00 文献下载
摘要：半导体器件包括设置在衬底上的硅柱，硅柱具有侧壁。III族‑N半导体材料设置在硅柱的侧壁上。III族‑N半导体材料具有侧壁。掺杂源极结构和掺杂漏极结构设置在III族‑N半导体材料上。极化电荷感生层设置在III族‑N半导体材料的在掺杂的漏极结构和掺杂的源极结构之间的侧壁上。栅极电介质层的多个部分设置在III族‑N半导体材料的侧壁上和极化电荷感生层之间。由层间电介质层隔开的多个电阻栅极电极与栅极电介质层的多个部分中的每一个相邻设置。源极金属层设置在掺杂源极结构下方并与之接触。
用于 rf 开关堆叠 iii 氮化物晶体管制造方法

[发明专利]存储装置-CN202310810904.X在审
发明人：吕志超;盖理·贝拉·布朗纳 -专利权人：合肥睿科微电子有限公司
申请日： 2017-11-13 - 公布日： 2023-10-03 - 主分类号： H10B63/00 文献下载
摘要：本发明公开一种存储装置。该存储装置包括一底电极；一转换层，由设于所述底电极上方的材料构成，所述转换层包括具有第一浓度的掺杂材料的一个或多个横向区域，其中，所述一个或多个横向区域位于所述转换层的顶部区域和底部区域之间，所述顶部区域和所述底部区域中的每一个均：(i)包括具有低于所述第一浓度的第二浓度的所述掺杂材料；或者(ii)不包括所述掺杂材料；以及一顶电极，设于所述转换层上方。
存储装置

[发明专利]交叉点阵列器件及其制造方法-CN201811375062.5有效
发明人：河泰政 -专利权人：爱思开海力士有限公司
申请日： 2018-11-19 - 公布日： 2023-10-03 - 主分类号： H10B63/00 文献下载
摘要：本申请公开了一种交叉点阵列器件及其制造方法。所述交叉点阵列器件包括：衬底；第一导电线，其设置在所述衬底之上并在第一方向上延伸；多个柱结构，其设置在所述第一导电线上，所述柱结构中的每个柱结构包括存储电极；电阻式存储层，其沿所述柱结构的表面设置；阈值切换层，其设置在所述电阻式存储层上；以及第二导电线，其与所述阈值切换层电连接并在不与所述第一导电线平行的第二方向上延伸。
交叉点阵列器件及其制造方法

[实用新型]存储器以及集成电路装置-CN202320947861.5有效
发明人：吴瑞仁;柯文昇;刘仁杰;张孟凡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-24 - 公布日： 2023-10-03 - 主分类号： H10B63/00 文献下载
摘要：本实用新型提供一种存储器以及集成电路装置，存储器包括：一组字线；一组位线；源极线，具有第一源极线接触件及第二源极线接触件；一组晶体管，串联耦合于所述源极线的所述第一源极线接触件与所述第二源极线接触件之间；以及一组资料存储元件。所述一组晶体管具有耦合至所述一组字线中对应的字线的栅极。所述一组资料存储元件中的每一资料存储元件耦合于所述一组晶体管中对应的一对相邻晶体管的共用端子与所述一组位线中对应的位线之间。
存储器以及集成电路装置

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 123 条