|
钻瓜专利网为您找到相关结果 909个,建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构及半导体结构的制造方法-CN202310966168.7在审
-
顾婷婷
-
长鑫科技集团股份有限公司
-
2023-07-31
-
2023-10-27
-
H10B12/00
- 本公开实施例提供一种半导体结构及半导体结构的制造方法,半导体结构包括:基底;位于基底上的第一晶体管,包括第一半导体层、第一栅极、第一电极及第二电极,第一栅极至少绕第一半导体层侧壁设置,第一电极和第二电极分别与第一半导体层的两端电接触;位于第一晶体管远离基底一侧的第二晶体管,包括第二半导体层、第二栅极、第三电极及第四电极,第二栅极绕第二半导体层侧壁设置,第三电极和第四电极分别与第二半导体层的两端电接触;第三电极与第一栅极电接触,第一半导体层与第二半导体层均沿第一方向延伸,第一方向与基底朝向第一晶体管的表面相交。本公开实施例至少有利于在保证半导体结构占据较小的布局空间的同时,提高半导体结构的性能。
- 半导体结构制造方法
- [发明专利]一种半导体结构的制备方法和半导体结构-CN202310981392.3在审
-
徐坤;吴小鹏;张楠;胡洋
-
长鑫科技集团股份有限公司
-
2023-08-03
-
2023-10-27
-
H10B12/00
- 本公开实施例提供了一种半导体结构的制备方法和半导体结构,其中,制备方法包括:衬底包括多个有源区并分为第一区域和第二区域。形成共形覆盖第一区域和第二区域的第一介质层、半导体层和第一掩膜层,并去除部分第一掩膜层以在第一区域上形成第一图案。形成填充第一图案之间的间隙并覆盖第一图案及第二区域表面的填充层,并形成覆盖第二区域的填充层表面的第一掩膜图案,在一道刻蚀工艺中至少去除填充层覆盖第一图案及第二区域表面的部分并去除第一图案以形成位于第一区域的第二图案。去除被第二图案暴露出来的半导体层、位于半导体层下方的部分第一介质层及部分有源区,以在第一区域上以形成接触孔,接触孔暴露出部分有源区。
- 一种半导体结构制备方法
- [发明专利]存储器元件的制造方法-CN202310077389.9在审
-
蔡子敬
-
南亚科技股份有限公司
-
2023-02-01
-
2023-10-27
-
H10B12/00
- 本申请提供一种具有阶梯状位元线(BL)的存储器元件的制造方法,该制造方法包括:提供具有一第一表面的一半导体基板;设置位于该半导体基板的该第一表面上方的一第一介电层、位于该第一介电层上方的一导电层、及位于该导电层上方的一第二介电层;在该第二介电层上方设置一图案化遮罩;去除该第二介电层、该导电层及该第一介电层从该图案化遮罩露出的部分,以形成一第一沟槽;形成环绕该第一介电层、该导电层及该第二介电层的一间隙壁;在该第二介电层及该间隙壁上方设置一能量分解遮罩;用一电磁辐射照射该能量分解遮罩的一部分;去除该能量分解遮罩被该电磁辐射照射的该部分;以及去除该第二介电层从该能量分解遮罩露出的一部分。
- 存储器元件制造方法
- [发明专利]存储器元件-CN202211665404.3在审
-
蔡子敬
-
南亚科技股份有限公司
-
2022-12-23
-
2023-10-27
-
H10B12/00
- 本申请提供了一种具有阶梯状位元线(BL)的存储器元件。该存储器元件包括:一半导体基板,包括一第一表面;以及一位元线,设置于该半导体基板的该第一表面上,其中该位元线包括一第一介电层、设置于该第一介电层上方的一导电层、设置于该导电层上方的一第二介电层、及环绕该第一介电层、该导电层及该第二介电层的一间隙壁,其中该第二介电层包括被该间隙壁环绕的一第一部分、及设置于该第一部分上方并从该间隙壁露出的一第二部分,且其中该第一部分的一第一宽度大致上大于该第二部分的一第二宽度。
- 存储器元件
- [发明专利]半导体装置-CN202310465058.2在审
-
安濬爀;李基硕
-
三星电子株式会社
-
2023-04-26
-
2023-10-27
-
H10B12/00
- 提供了半导体装置。所述半导体装置包括:基底,包括有源区域,有源区域包括第一区域和第二区域;位线,在基底上沿第一方向延伸,并且电连接到有源区域的第一区域;间隔结构,设置在位线的侧表面上;接触结构,设置在间隔结构的侧表面上,并且电连接到有源区域的第二区域;以及数据存储结构,设置在接触结构上,并且电连接到接触结构。接触结构包括:导电接触层,包括第一部分和设置在第一部分上的第二部分;阻挡层,围绕导电接触层的第一部分;以及气隙,围绕导电接触层的第二部分。
- 半导体装置
- [发明专利]存储器及其制作方法-CN202110790979.7有效
-
周仲彦
-
长鑫存储技术有限公司
-
2021-07-13
-
2023-10-27
-
H10B12/00
- 本申请提供一种存储器及其制作方法,涉及存储技术领域,用于解决存储器中的衬底损耗大的技术问题。该存储器的制作方法包括:提供衬底,衬底包括核心区和外围区;核心区包括多个有源区以及隔离多个有源区的浅沟槽隔离区;在各有源区和外围区中均形成多个字线沟槽;在各字线沟槽内形成导电层,外围区的导电层的上表面至衬底的上表面的距离小于核心区的导电层的上表面至衬底的上表面的距离;在导电层上形成多晶硅层;去除核心区的部分多晶硅层以及外围区的全部多晶硅层;在核心区的字线沟槽中以及外围区的字线沟槽中形成阻挡层。通过减小外围区暴露导电层的接触孔深度,避免形成接触孔时造成的衬底损耗,从而改善存储器中晶体管等器件的性能。
- 存储器及其制作方法
- [发明专利]半导体结构及其制作方法-CN202210329106.0在审
-
邵光速;肖德元;邱云松
-
长鑫存储技术有限公司
-
2022-03-31
-
2023-10-24
-
H10B12/00
- 本申请提供一种半导体结构及其制作方法,涉及半导体技术领域,用于解决半导体结构良率较低的技术问题,该制作方法包括:在基体中形成多条间隔设置且沿第一方向延伸的第一沟槽;在第一沟槽的侧壁上形成第一绝缘层,第一绝缘层的厚度小于目标值,第一绝缘层围合成第二沟槽;对暴露在第二沟槽内的衬底进行硅化反应;在第二沟槽的侧壁上形成第二绝缘层,第二绝缘层围合成第三沟槽,第一绝缘层和第二绝缘层的厚度之和等于目标值;在第三沟槽内形成隔离层。通过在第一沟槽的侧壁形成第一绝缘层,且其厚度小于目标值,暴露的衬底较多,硅化后的衬底沿第二方向连成一体,以提高半导体结构的性能。
- 半导体结构及其制作方法
|