专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果909个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构及半导体结构的制造方法-CN202310966168.7在审
  • 顾婷婷 - 长鑫科技集团股份有限公司
  • 2023-07-31 - 2023-10-27 - H10B12/00
  • 本公开实施例提供一种半导体结构及半导体结构的制造方法,半导体结构包括:基底;位于基底上的第一晶体管,包括第一半导体层、第一栅极、第一电极及第二电极,第一栅极至少绕第一半导体层侧壁设置,第一电极和第二电极分别与第一半导体层的两端电接触;位于第一晶体管远离基底一侧的第二晶体管,包括第二半导体层、第二栅极、第三电极及第四电极,第二栅极绕第二半导体层侧壁设置,第三电极和第四电极分别与第二半导体层的两端电接触;第三电极与第一栅极电接触,第一半导体层与第二半导体层均沿第一方向延伸,第一方向与基底朝向第一晶体管的表面相交。本公开实施例至少有利于在保证半导体结构占据较小的布局空间的同时,提高半导体结构的性能。
  • 半导体结构制造方法
  • [发明专利]一种半导体结构的制备方法和半导体结构-CN202310981392.3在审
  • 徐坤;吴小鹏;张楠;胡洋 - 长鑫科技集团股份有限公司
  • 2023-08-03 - 2023-10-27 - H10B12/00
  • 本公开实施例提供了一种半导体结构的制备方法和半导体结构,其中,制备方法包括:衬底包括多个有源区并分为第一区域和第二区域。形成共形覆盖第一区域和第二区域的第一介质层、半导体层和第一掩膜层,并去除部分第一掩膜层以在第一区域上形成第一图案。形成填充第一图案之间的间隙并覆盖第一图案及第二区域表面的填充层,并形成覆盖第二区域的填充层表面的第一掩膜图案,在一道刻蚀工艺中至少去除填充层覆盖第一图案及第二区域表面的部分并去除第一图案以形成位于第一区域的第二图案。去除被第二图案暴露出来的半导体层、位于半导体层下方的部分第一介质层及部分有源区,以在第一区域上以形成接触孔,接触孔暴露出部分有源区。
  • 一种半导体结构制备方法
  • [发明专利]存储器元件的制造方法-CN202310077389.9在审
  • 蔡子敬 - 南亚科技股份有限公司
  • 2023-02-01 - 2023-10-27 - H10B12/00
  • 本申请提供一种具有阶梯状位元线(BL)的存储器元件的制造方法,该制造方法包括:提供具有一第一表面的一半导体基板;设置位于该半导体基板的该第一表面上方的一第一介电层、位于该第一介电层上方的一导电层、及位于该导电层上方的一第二介电层;在该第二介电层上方设置一图案化遮罩;去除该第二介电层、该导电层及该第一介电层从该图案化遮罩露出的部分,以形成一第一沟槽;形成环绕该第一介电层、该导电层及该第二介电层的一间隙壁;在该第二介电层及该间隙壁上方设置一能量分解遮罩;用一电磁辐射照射该能量分解遮罩的一部分;去除该能量分解遮罩被该电磁辐射照射的该部分;以及去除该第二介电层从该能量分解遮罩露出的一部分。
  • 存储器元件制造方法
  • [发明专利]存储器元件-CN202211665404.3在审
  • 蔡子敬 - 南亚科技股份有限公司
  • 2022-12-23 - 2023-10-27 - H10B12/00
  • 本申请提供了一种具有阶梯状位元线(BL)的存储器元件。该存储器元件包括:一半导体基板,包括一第一表面;以及一位元线,设置于该半导体基板的该第一表面上,其中该位元线包括一第一介电层、设置于该第一介电层上方的一导电层、设置于该导电层上方的一第二介电层、及环绕该第一介电层、该导电层及该第二介电层的一间隙壁,其中该第二介电层包括被该间隙壁环绕的一第一部分、及设置于该第一部分上方并从该间隙壁露出的一第二部分,且其中该第一部分的一第一宽度大致上大于该第二部分的一第二宽度。
  • 存储器元件
  • [发明专利]半导体器件-CN202310347433.3在审
  • 李玟浚;金基俊;金容锡 - 三星电子株式会社
  • 2023-04-03 - 2023-10-27 - H10B12/00
  • 公开了半导体器件。所述半导体器件包括:栅电极,在基底上;存储器主体结构,延伸穿过栅电极;源极层,在存储器主体结构的端部处,并且包括掺杂有p型杂质的锗;以及漏极层,在存储器主体结构的另一端部处,并且包括金属或金属合金。存储器主体结构可包括:主体,包括未掺杂的多晶硅;电荷存储图案,在主体的侧壁上;以及阻挡图案,在电荷存储图案的外侧壁上,并且接触栅电极。
  • 半导体器件
  • [发明专利]半导体装置-CN202310465058.2在审
  • 安濬爀;李基硕 - 三星电子株式会社
  • 2023-04-26 - 2023-10-27 - H10B12/00
  • 提供了半导体装置。所述半导体装置包括:基底,包括有源区域,有源区域包括第一区域和第二区域;位线,在基底上沿第一方向延伸,并且电连接到有源区域的第一区域;间隔结构,设置在位线的侧表面上;接触结构,设置在间隔结构的侧表面上,并且电连接到有源区域的第二区域;以及数据存储结构,设置在接触结构上,并且电连接到接触结构。接触结构包括:导电接触层,包括第一部分和设置在第一部分上的第二部分;阻挡层,围绕导电接触层的第一部分;以及气隙,围绕导电接触层的第二部分。
  • 半导体装置
  • [发明专利]存储器及其制作方法-CN202110790979.7有效
  • 周仲彦 - 长鑫存储技术有限公司
  • 2021-07-13 - 2023-10-27 - H10B12/00
  • 本申请提供一种存储器及其制作方法,涉及存储技术领域,用于解决存储器中的衬底损耗大的技术问题。该存储器的制作方法包括:提供衬底,衬底包括核心区和外围区;核心区包括多个有源区以及隔离多个有源区的浅沟槽隔离区;在各有源区和外围区中均形成多个字线沟槽;在各字线沟槽内形成导电层,外围区的导电层的上表面至衬底的上表面的距离小于核心区的导电层的上表面至衬底的上表面的距离;在导电层上形成多晶硅层;去除核心区的部分多晶硅层以及外围区的全部多晶硅层;在核心区的字线沟槽中以及外围区的字线沟槽中形成阻挡层。通过减小外围区暴露导电层的接触孔深度,避免形成接触孔时造成的衬底损耗,从而改善存储器中晶体管等器件的性能。
  • 存储器及其制作方法
  • [发明专利]一种半导体器件及其制造方法、电子设备-CN202310986412.6有效
  • 刘朝 - 北京超弦存储器研究院
  • 2023-08-08 - 2023-10-27 - H10B12/00
  • 一种半导体器件及其制造方法、电子设备,所述半导体器件包括:多个晶体管,分布于不同层沿着垂直衬底方向堆叠;字线,贯穿所述不同层沿着垂直衬底方向延伸;所述晶体管包括第一电极和环绕所述字线侧壁的半导体层;所述半导体层包括开口背离所述字线的第一凹槽,所述第一电极51位于所述第一凹槽内且与所述半导体层连接。本实施例提供的方案,第一电极位于半导体层的凹槽内,在制造过程中可以使用易于刻蚀的膜层占据导电薄膜所在的膜层,使得刻蚀更易控制,且便于在不改变工艺的情况下,更换不同的导电薄膜作为第一电极,有利于器件的迭代更新。
  • 一种半导体器件及其制造方法电子设备
  • [发明专利]一种半导体器件及其制造方法、电子设备-CN202310986429.1有效
  • 刘朝;戴瑾 - 北京超弦存储器研究院
  • 2023-08-08 - 2023-10-27 - H10B12/00
  • 一种半导体器件及其制造方法、电子设备,半导体器件包括:多个晶体管,分布于不同层沿着垂直衬底方向堆叠;字线,贯穿所述不同层沿着垂直衬底方向延伸;所述晶体管包括第一电极,栅极绝缘层,环绕所述字线侧壁的半导体层,设置在所述半导体层和所述栅极绝缘层的侧壁之间的保护层;第一电极设置在半导体层的第一凹槽内。本实施例提供的方案,第一电极设置在半导体层的第一凹槽内,在制造过程中可以使用易于刻蚀的膜层占据导电薄膜所在的膜层,使得刻蚀更易控制,且便于在不改变工艺的情况下,更换不同的导电薄膜作为第一电极,有利于器件的迭代更新。
  • 一种半导体器件及其制造方法电子设备
  • [发明专利]动态随机存取存储器及其制造方法-CN202010511356.7有效
  • 柯婷婷;曾健旭 - 华邦电子股份有限公司
  • 2020-06-08 - 2023-10-27 - H10B12/00
  • 本发明提供一种动态随机存取存储器及其制造方法。此动态随机存取存储器包括埋入式字线、第一介电层、位线及位线接触结构。埋入式字线形成于基板的字线沟槽中,且沿着第一方向延伸。第一介电层形成于字线沟槽中。第一介电层位于埋入式字线之上且直接接触埋入式字线。位线形成于基板上,且沿着与第一方向垂直的第二方向延伸。位线接触结构形成于基板上,且位于位线与基板之间。位线接触结构的底表面高于第一介电层的顶表面。本发明所提供的动态随机存取存储器,可精准地控制位线接触结构的位置与尺寸,能够明显改善存储器装置的良率。
  • 动态随机存取存储器及其制造方法
  • [发明专利]一种半导体器件及其制造方法、电子设备-CN202311000832.9有效
  • 桂文华;艾学正;王桂磊;戴瑾;王祥升 - 北京超弦存储器研究院
  • 2023-08-10 - 2023-10-27 - H10B12/00
  • 一种半导体器件及其制造方法、电子设备,涉及半导体技术领域的器件设计及其制造,半导体器件包括:垂直于衬底方向分布的多个存储单元,所述多个存储单元包括:多个晶体管和电容器,分布于不同层沿着垂直衬底方向堆叠;字线,贯穿不同层沿着垂直衬底方向延伸;晶体管包括第一源/漏电极、第二源/漏电极和环绕字线侧壁的半导体层;沿着垂直衬底的方向交替分布的第一绝缘层和导电层,贯穿不同层的至少一个第一孔;电容器的第二极包括设置在第一极上设置的第一孔内的内电极。本实施例提供的半导体器件,第二极设置在贯穿第一极的第一孔内,有利于减小器件面积,增大器件密度。
  • 一种半导体器件及其制造方法电子设备
  • [发明专利]半导体结构及其制作方法-CN202210329106.0在审
  • 邵光速;肖德元;邱云松 - 长鑫存储技术有限公司
  • 2022-03-31 - 2023-10-24 - H10B12/00
  • 本申请提供一种半导体结构及其制作方法,涉及半导体技术领域,用于解决半导体结构良率较低的技术问题,该制作方法包括:在基体中形成多条间隔设置且沿第一方向延伸的第一沟槽;在第一沟槽的侧壁上形成第一绝缘层,第一绝缘层的厚度小于目标值,第一绝缘层围合成第二沟槽;对暴露在第二沟槽内的衬底进行硅化反应;在第二沟槽的侧壁上形成第二绝缘层,第二绝缘层围合成第三沟槽,第一绝缘层和第二绝缘层的厚度之和等于目标值;在第三沟槽内形成隔离层。通过在第一沟槽的侧壁形成第一绝缘层,且其厚度小于目标值,暴露的衬底较多,硅化后的衬底沿第二方向连成一体,以提高半导体结构的性能。
  • 半导体结构及其制作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top