[发明专利]降低碳化硅外延基平面位错密度的方法

说明书

本发明公开了一种降低碳化硅外延基平面位错密度的方法，主要通过在SiC衬底上外延生长多个周期的高‑低掺杂浓度的复合缓冲层，并对每个单层缓冲层进行界面高温氢气刻蚀处理，利用界面高温处理以及掺杂诱导引入多个界面，利用界面象力促进BPD缺陷向TED缺陷的转化。该方法极大减少了外延层中的BPD缺陷，可以有效降低外延层中的BPD缺陷密度，方法简单有利于外延工艺集成，同时避免了对SiC衬底进行复杂的前期处理，减少了对衬底表面的破坏。

技术领域

本发明涉及一种碳化硅外延层的生长方法，尤其涉及一种降低碳化硅外延基平面位错密度的方法。

背景技术

碳化硅电力电子商业化主要受限于碳化硅外延层中的结构缺陷，结构缺陷会导致碳化硅器件性能的退化，会导致击穿电压下降，降低少数载流子寿命，增加正向导通电阻，增加漏电的量级等问题，碳化硅研究的长远目标就是消除这些缺陷。

目前研究碳化硅器件的主要问题是解决正向偏压下器件有源区内诱导复合引起的堆垛层错。堆垛层错导致器件性能随着时间退化，增加导通压降和开态能量损失。为了避免器件性能的退化，需要避免衬底中BPD缺陷进入外延层。

目前国际上常用的降低外延层中BPD缺陷的方法是对碳化硅衬底进行KOH或KOH–NaOH–MgO共融腐蚀形成BPD腐蚀坑，然后在腐蚀处理后的衬底上进行外延生长，利用BPD腐蚀坑附近的横向外延速率，闭合BPD缺陷的传播通道，使其转化为具有相同伯格斯矢量的刃位错(TED)缺陷，TED缺陷对器件危害比较低。但是碳化硅衬底的KOH熔融腐蚀或者KOH–NaOH–MgO共融腐蚀对碳化硅衬底表面破坏严重，而且工艺相对繁琐，并不适用于碳化硅外延工艺集成。

发明内容

发明目的：针对以上问题，本发明提出一种降低碳化硅外延基平面位错密度的方法。

技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种降低碳化硅外延基平面位错密度的方法，包括以下步骤：

(1)将碳化硅衬底置于碳化硅外延系统反应室内的石墨基座上；

(2)采用氩气对反应室气体进行多次置换，然后向反应室通入氢气，逐渐加大氢气流量至60～120L/min，设置反应室的压力为80～200mbar，并将反应室逐渐升温至1550～1700℃，到达设定温度后，保持所有参数不变，对碳化硅衬底进行5～15分钟原位氢气刻蚀处理；

(3)原位氢气刻蚀处理完成后，向反应室通入小流量的硅源和碳源，控制硅源和氢气的流量比小于0.03％，并通入掺杂源，生长出厚度为0.2-0.5μm，掺杂浓度2～5E18cm^-3的缓冲层1；

(4)关闭生长源及掺杂源，保持反应室压力、生长温度以及氢气流量不变，对缓冲层1进行原位氢气刻蚀处理，处理时间2-10分钟；

(5)向反应室通入小流量硅源和碳源，硅源的流量与步骤(3)相同，并通入掺杂源，生长出厚度为0.2-0.5μm，掺杂浓度5～8E18cm^-3的缓冲层2；

(6)关闭生长源及掺杂源，保持反应室压力、生长温度以及氢气流量不变，对缓冲层2进行原位氢气刻蚀处理，处理时间2-10分钟；

(7)重复步骤(3)～(6)，完成复合缓冲层的生长；

(8)通入生长源和掺杂源，采用线性缓变的方式将生长源和掺杂源的流量改变至生长外延结构所需的设定值，根据常规工艺程序生长外延结构；

(9)在完成外延结构生长后，关闭生长源和掺杂源，在氢气氛围中将反应室温度降至室温，然后将氢气排出，并通入氩气对反应室气体进行多次置换，并利用氩气将反应室压力提高至大气压，然后开腔取片。