[发明专利]降低碳化硅外延基平面位错密度的方法有效
申请号: | 201611158953.6 | 申请日: | 2016-12-15 |
公开(公告)号: | CN107068539B | 公开(公告)日: | 2019-11-22 |
发明(设计)人: | 李赟 | 申请(专利权)人: | 中国电子科技集团公司第五十五研究所 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/3065 |
代理公司: | 32204 南京苏高专利商标事务所(普通合伙) | 代理人: | 柏尚春<国际申请>=<国际公布>=<进入 |
地址: | 210016 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 外延层 衬底 单层缓冲层 复合缓冲层 碳化硅外延 衬底表面 高温处理 高温氢气 前期处理 外延工艺 外延生长 低掺杂 基平面 刻蚀 位错 诱导 掺杂 引入 转化 | ||
1.一种降低碳化硅外延基平面位错密度的方法,其特征在于:包括以下步骤:
(1)将碳化硅衬底置于碳化硅外延系统反应室内的石墨基座上;
(2)采用氩气对反应室气体进行多次置换,然后向反应室通入氢气,逐渐加大氢气流量至60~120L/min,设置反应室的压力为80~200mbar,并将反应室逐渐升温至1550~1700℃,到达设定温度后,保持所有参数不变,对碳化硅衬底进行5~15分钟原位氢气刻蚀处理;
(3)原位氢气刻蚀处理完成后,向反应室通入小流量的硅源和碳源,控制硅源和氢气的流量比小于0.03%,并通入掺杂源,生长出厚度为0.2-0.5μm,掺杂浓度2~5E18cm-3的缓冲层1;
(4)关闭生长源及掺杂源,保持反应室压力、生长温度以及氢气流量不变,对缓冲层1进行原位氢气刻蚀处理,处理时间2-10分钟;
(5)向反应室通入小流量硅源和碳源,硅源的流量与步骤(3)相同,并通入掺杂源,生长出厚度为0.2-0.5μm,掺杂浓度5~8E17cm-3的缓冲层2,掺杂浓度低于缓冲层1;
(6)关闭生长源及掺杂源,保持反应室压力、生长温度以及氢气流量不变,对缓冲层2进行原位氢气刻蚀处理,处理时间2-10分钟;
(7)重复步骤(3)~(6),完成复合缓冲层的生长,重复次数可以根据工艺效果增加;
(8)通入生长源和掺杂源,采用线性缓变的方式将生长源和掺杂源的流量改变至生长外延结构所需的设定值,根据常规工艺程序生长外延结构;
(9)在完成外延结构生长后,关闭生长源和掺杂源,在氢气氛围中将反应室温度降至室温,然后将氢气排出,并通入氩气对反应室气体进行多次置换,并利用氩气将反应室压力提高至大气压,然后开腔取片。
2.根据权利要求1所述的降低碳化硅外延基平面位错密度的方法,其特征在于:掺杂源为n型掺杂源氮气或p型掺杂源三甲基铝。
3.根据权利要求1所述的降低碳化硅外延基平面位错密度的方法,其特征在于:硅源为硅烷、二氯氢硅、三氯氢硅或四氯氢硅,碳源为甲烷、乙烯、乙炔或丙烷。
4.根据权利要求1所述的降低碳化硅外延基平面位错密度的方法,其特征在于:步骤(3)和步骤(5)中缓冲层1和缓冲层2具有不同的掺杂浓度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十五研究所,未经中国电子科技集团公司第五十五研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611158953.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造