首页 在售
电子信息机械制造新型材料电气自动化新能源安全防护环保资源轻工纺织生物医药包装印刷海洋开发仪器仪表航空航天建材建筑农林牧业食品饮料采矿冶金家居用品化学化工交通运输橡胶塑料教育休闲其他
求购
电子信息机械制造新型材料电气自动化新能源安全防护环保资源轻工纺织生物医药包装印刷海洋开发仪器仪表航空航天建材建筑农林牧业食品饮料采矿冶金家居用品化学化工交通运输橡胶塑料教育休闲其他
查询 申请 展会 资讯 专利榜 企服商城 升级VIP
专利名称
农业 化学；冶金 建筑 机械工程 区域搜索
主分类
A 农业
B 作业；运输
C 化学；冶金
D 纺织；造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9585149个，建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件及包括其的数据存储系统-CN202211285735.4在审
  • 金俊亨;李昇珉;韩相凡;任峻成 - 三星电子株式会社
  • 2022-10-20 - 2023-04-28 - H10B43/35
  • 一种半导体器件包括堆叠结构，该堆叠结构包括栅极堆叠区和虚设堆叠区。栅极堆叠区包括交替堆叠的层间绝缘层和栅电极。虚设堆叠区包括交替堆叠的虚设绝缘层和虚设水平层。分离结构穿透堆叠结构。垂直存储结构在第一区域中穿透栅极堆叠区。多个栅极接触结构在第二区域中电连接到栅电极。栅电极包括第一栅电极和设置在比第一栅电极的水平高的水平上的第二栅电极。每个栅极接触结构包括栅极接触插塞和第一绝缘间隔物。栅极接触插塞包括第一栅极接触插塞和第二栅极接触插塞，第一栅极接触插塞穿透第二栅电极并接触第一栅电极，第二栅极接触插塞接触第二栅电极。
  • 半导体器件包括数据存储系统
  • [发明专利]一种环栅晶体管-CN202311161002.4在审
  • 李永亮;雒怀志 - 中国科学院微电子研究所
  • 2023-09-08 - 2023-10-27 - H01L29/78
  • 本发明公开了一种环栅晶体管，涉及半导体技术领域，用于增强栅堆叠结构对每层纳米结构沿长度方向两侧边缘部分的控制能力，利于提升环栅晶体管的驱动性能。所述环栅晶体管包括：半导体基底、源区、漏区、至少一层纳米结构、栅堆叠结构和内侧墙。上述源区、漏区和至少一层纳米结构形成在半导体基底上。至少一层纳米结构位于源区和漏区之间。栅堆叠结构环绕在每层纳米结构的外周。内侧墙位于栅堆叠结构与源区之间、以及栅堆叠结构与漏区之间。内侧墙具有靠近栅堆叠结构的内侧壁，内侧壁沿栅堆叠结构宽度方向的中部区域的表面相对于边缘区域的表面向内凹入或向外凸出。
  • 一种晶体管
  • [发明专利]半导体器件和包括半导体器件的数据存储系统-CN202210279465.X在审
  • 郑基容;金承允;沈在龙;韩智勋 - 三星电子株式会社
  • 2022-03-21 - 2022-09-30 - H01L27/1157
  • 一种半导体器件，包括：堆叠结构；以及绝缘结构，覆盖堆叠结构；竖直存储结构，穿透堆叠结构；以及分离结构，穿透堆叠结构并且具有位于比竖直存储结构的上表面高的高度处的上表面。堆叠结构包括沿竖直方向堆叠的三个栅堆叠组。三个栅堆叠组中的每个栅堆叠组包括沿竖直方向堆叠并且彼此间隔开的栅层。在最下栅层与最上栅层之间的高度处，竖直存储结构的侧表面包括存储侧表面坡度改变部，并且分离结构的侧表面包括分离侧表面坡度改变部，该分离侧表面坡度改变部设置在与存储侧表面坡度改变部中的一些存储侧表面坡度改变部基本上相同的高度处
  • 半导体器件包括数据存储系统
  • [发明专利]一种环栅晶体管及其制造方法-CN202211477340.4在审
  • 李永亮;贾晓锋;王晓磊;罗军;王文武 - 中国科学院微电子研究所
  • 2022-11-23 - 2023-02-03 - H01L29/78
  • 本发明公开了一种环栅晶体管及其制造方法，涉及半导体技术领域，用于提升环栅晶体管的工作性能。所述环栅晶体管包括：半导体基底、有源结构、第一栅堆叠结构和第二栅堆叠结构。有源结构形成在半导体基底上。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。沿源区至漏区的方向，第一栅堆叠结构和第二栅堆叠结构依次环绕在沟道区外周。第一栅堆叠结构包括的第一功函数层和第二栅堆叠结构包括的第二功函数层的材料完全不同，第一功函数层和第二功函数层均为非夹断层。所述环栅晶体管的制造方法用于制造所述环栅晶体管。
  • 一种晶体管及其制造方法
  • [发明专利]金属栅堆叠结构的制作方法-CN201110231878.2有效
  • 陈乐乐 - 中芯国际集成电路制造（上海）有限公司
  • 2011-08-12 - 2013-02-13 - H01L21/28
  • 本发明涉及一种金属栅堆叠结构的制作方法，在所述半导体衬底上形成虚设栅堆叠结构，所述虚设栅堆叠结构由底层向上依次包括高介电常数材料层、氮化钛层、氮化硅层以及多晶硅层；进行高温退火工艺后刻蚀去除所述虚设栅堆叠结构的多晶硅层和氮化硅层；在所述半导体衬底及虚设栅堆叠结构上依次覆盖功函数金属层和金属栅层。相比于现有技术，本发明在制作金属栅堆叠结构的过程中，在所述氮化钛层和多晶硅层之间形成所述氮化硅层，有效阻隔氮化钛层和多晶硅层，避免氮化钛层和多晶硅层发生反应，避免减小氮化钛层和高介电常数材料层的厚度，进而保持后续形成的金属栅堆叠结构的功函数不发生改变，提高金属栅堆叠结构的整体性能。
  • 金属堆叠结构制作方法
  • [发明专利]非易失性存储器元件及其制造方法-CN201110107959.1有效
  • 许正源;黎俊霄 - 力晶科技股份有限公司
  • 2011-04-28 - 2012-10-24 - H01L29/788
  • 本发明公开一种非易失性存储器元件及其制造方法，该存储器元件包括基底、栅极堆叠结构、选择栅、擦除栅、源极区、漏极区、第一介电层与第二介电层。位于基底上的栅极堆叠结构，该栅极堆叠结构由下而上包括隧穿介电层、浮置栅、栅间介电层与控制栅，以及间隙壁，位于控制栅以及栅间介电层的侧壁且浮置栅与擦除栅相邻的一侧为具有尖角的包覆轮廓，凸出于间隙壁的纵表面选择栅与擦除栅分别位于栅极堆叠结构的第一侧与第二侧的基底上。源极区位于擦除栅下方的基底中。漏极区位于选择栅的一侧的基底中。第一介电层位于栅极堆叠结构与擦除栅之间以及栅极堆叠结构与源极区之间。第二介电层位于选择栅与基底之间。
  • 非易失性存储器元件及其制造方法
  • [发明专利]三维存储器、三维存储器的制作方法及存储系统-CN202210061913.9在审
  • 阳涵;徐文祥;张磊;周文斌;霍宗亮;方秦 - 长江存储科技有限责任公司
  • 2022-01-19 - 2022-04-22 - H01L27/1157
  • 本发明涉及一种三维存储器、三维存储器的制作方法及存储系统，该三维存储器的制作方法包括：在衬底上形成堆叠结构，堆叠结构包括多个堆叠区域以及在第一方向上位于相邻堆叠区域之间的栅线缝隙区；形成贯穿堆叠区域中的堆叠结构的多个沟道孔、以及贯穿栅线缝隙区中的堆叠结构的多个虚拟沟道孔；形成贯穿栅线缝隙区中的堆叠结构的栅线狭缝，以去除多个虚拟沟道孔并将相邻堆叠区域中的堆叠结构分隔开，从而在堆叠区域中刻蚀形成沟道孔的过程中，能够避免由于栅线缝隙区形成的刻蚀材料易在靠近栅线缝隙区的沟道孔中堆积，而导致靠近栅线缝隙区的沟道孔刻蚀不足的问题，以提高最终形成的三维存储器的性能。
  • 三维存储器制作方法存储系统
  • [发明专利]一种半导体结构及其制造方法-CN201110066929.0有效
  • 尹海洲;骆志炯;朱慧珑 - 中国科学院微电子研究所
  • 2011-03-18 - 2020-01-24 - H01L21/336
  • 一种半导体结构的制造方法，包括：提供衬底，在所述衬底上形成有源区，在所述有源区上形成栅堆叠或伪栅堆叠，并在所述栅堆叠或伪栅堆叠两侧形成源极延伸区和漏极延伸区，在所述栅堆叠或伪栅堆叠侧壁形成侧墙，并在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成源极和漏极；去除源极侧侧墙的至少一部分，使所述源极侧侧墙的厚度小于漏极侧侧墙的厚度；在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成接触层。相应地，本发明还提供一种半导体结构。利于降低源极延伸区的接触电阻，同时还可以降低栅极和漏极延伸区之间的寄生电容。
  • 一种半导体结构及其制造方法
  • [发明专利]快闪存储器及其制作方法-CN200910199993.9有效
  • 许丹;李若加 - 中芯国际集成电路制造(上海)有限公司
  • 2009-12-04 - 2011-06-08 - H01L21/8247
  • 一种快闪存储器的制作方法，包括：提供半导体衬底；在半导体衬底上形成栅介电层；在所述栅介电层上依次形成浮栅层、栅间介电层以及控制栅层的堆叠结构；将所述堆叠结构图形化，形成分立的存储晶体管和选择晶体管的栅极堆叠结构，所述存储晶体管的栅极堆叠结构包括：栅介电层、浮栅、栅间介电层以及控制栅，所述选择晶体管的栅极堆叠结构包括：栅介电层、下栅极、伪栅间介电层以及选择栅；离子注入形成存储晶体管的源区与漏区以及选择晶体管的源区与漏区；部分刻蚀选择晶体管栅极堆叠结构的选择栅与伪栅间介电层，形成开口，所述开口暴露出选择晶体管的下栅极；采用通孔材料填充所述开口，形成插塞，使选择晶体管的下栅极与选择栅电连接。
  • 闪存及其制作方法
  • [发明专利]三维存储器结构及其制备方法-CN202011392043.0在审
  • 孔翠翠;张坤;吴林春;张中;周文犀 - 长江存储科技有限责任公司
  • 2020-12-02 - 2021-04-06 - H01L27/11565
  • 本发明提供一种三维存储器结构及其制备方法，所该三维存储器结构包括半导体层，包括沿第一方向依次设置的核心区域、台阶区域及外围区域；底部选择栅堆叠结构，形成于所述半导体层上；介质支撑结构，位于所述台阶区域内，所述介质支撑结构依次贯穿所述底部选择栅堆叠结构和所述半导体层；存储栅堆叠结构，形成于所述底部选择栅极堆叠结构上；栅线间隙，沿所述第一方向延伸，所述栅线间隙依次贯穿所述存储栅堆叠结构和所述底部选择栅堆叠结构并延伸进入所述半导体层中利用本发明，在基于栅线间隙蚀刻去除半导体牺牲层时介质支撑结构不会被破坏，介质支撑结构起到支撑作用，改善三维存储器结构的蚀刻过程中的坍塌现象。
  • 三维存储器结构及其制备方法
友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期
咨询在线客服咨询在线客服
tel code back_top