“尹海洲”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果344个，建议您升级VIP下载更多相关专利

[发明专利]在多重图案化工艺期间的电熔丝形成-CN201910222580.1有效
发明人：舒杰辉;张晓强;尹海洲;张木申;刘金平;臧辉 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2019-03-22 - 公布日： 2023-08-29 - 主分类号： H01L23/525 文献下载
摘要：本发明涉及在多重图案化工艺期间的电熔丝形成，其提供互连结构及制作互连结构的方法。第一互连及第二互连在层间介电层中朝第一方向延伸并且彼此隔开。第三互连配置在该层间介电层中，以将该第一互连连接至该第二互连。该第一互连及该第二互连具有第一宽度，而该第三互连具有小于该第一宽度的第二宽度。
多重图案化工期间电熔丝形成

[发明专利]利用工艺窗口细化缺陷检测-CN202210712690.8在审
发明人：缪陈龙;尹海洲;M·J·沃伊托维茨 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2022-06-22 - 公布日： 2023-02-03 - 主分类号： G01N21/88 文献下载
摘要：本申请涉及利用工艺窗口细化缺陷检测，执行光学检查，以检测集成电路装置内的潜在缺陷，以及对部分该潜在缺陷执行第一次基于电子的检查，以识别主要实际缺陷。识别用以制造该集成电路装置的制造参数设置的工艺窗口，且通过使用在该工艺窗口内的该制造参数设置制造的该集成电路装置具有小于阈值数目的该主要实际缺陷。为识别额外实际缺陷，执行第二次基于电子的检查，该检查限于通过使用在该工艺窗口内的该制造参数设置制造且在该第一次基于电子的检查中未被检查的该集成电路装置中的该潜在缺陷中的选定潜在缺陷。
利用工艺窗口细化缺陷检测

[发明专利]FinFET及其制造方法-CN201711303181.5有效
发明人：朱慧珑;许淼;梁擎擎;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2012-11-30 - 公布日： 2021-06-15 - 主分类号： H01L21/336 文献下载
摘要：公开了一种制造FinFET的方法。该制造FinFET的方法包括：在半导体衬底上形成脊状物；形成保护层以覆盖脊状物的顶部和上部的侧壁，并露出脊状物的下部的侧壁；在脊状物的露出的下部侧壁上形成掺杂剂层；去除保护层；从掺杂剂层向脊状物的下部中驱入掺杂剂，以在脊状物的下部中形成穿通阻止层，使得脊状物位于穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。
finfet 及其制造方法

[发明专利]FinFET及其制造方法-CN201210507134.3有效
发明人：朱慧珑;许淼;梁擎擎;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2012-11-30 - 公布日： 2020-03-06 - 主分类号： H01L21/336 文献下载
摘要：公开了一种FinFET及其制造方法。该制造FinFET的方法包括：在半导体衬底的内部形成掺杂穿通阻止层；利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。掺杂穿通阻止层将半导体鳍片和半导体衬底隔开，从而可以断开源区和漏区之间经由半导体衬底的漏电流路径。
finfet 及其制造方法

[发明专利]一种半导体结构及其制造方法-CN201110066929.0有效
发明人： 尹海洲;骆志炯;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2011-03-18 - 公布日： 2020-01-24 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的制造方法，包括：提供衬底，在所述衬底上形成有源区，在所述有源区上形成栅堆叠或伪栅堆叠，并在所述栅堆叠或伪栅堆叠两侧形成源极延伸区和漏极延伸区，在所述栅堆叠或伪栅堆叠侧壁形成侧墙，并在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成源极和漏极；去除源极侧侧墙的至少一部分，使所述源极侧侧墙的厚度小于漏极侧侧墙的厚度；在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成接触层。相应地，本发明还提供一种半导体结构。利于降低源极延伸区的接触电阻，同时还可以降低栅极和漏极延伸区之间的寄生电容。
一种半导体结构及其制造方法

[发明专利]FinFET及其制造方法-CN201910010519.0在审
发明人：朱慧珑;许淼;梁擎擎;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2012-11-30 - 公布日： 2019-05-10 - 主分类号： H01L29/78 文献下载
摘要：公开了一种半导体器件，具体为FinFET。该半导体器件包括：半导体衬底；在半导体衬底上形成的半导体鳍状结构；以及在鳍状结构侧壁上形成的掺杂剂层，其中，掺杂剂层的顶面低于半导体鳍状结构的顶面，且掺杂剂层与鳍状结构的侧壁共形；以及在鳍状结构中形成且位置与掺杂剂层相对应的穿通阻止层。
掺杂剂层鳍状结构半导体鳍状结构半导体器件侧壁衬底顶面半导体阻止层穿通共形制造

[发明专利]一种非对称FinFET结构及其制造方法-CN201410614572.9有效
发明人：刘云飞;尹海洲;李睿 -专利权人：中国科学院微电子研究所
申请日： 2014-11-04 - 公布日： 2019-03-26 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种非对称FinFET结构，包括：衬底(100)，所述衬底上具有鳍片(200)；位于所述鳍片(200)中部上方的栅极介质层(510)；位于所述栅极介质层上方的栅极叠层(240)；位于所述栅极叠层(240)两侧的侧墙(300)；位于所述栅极叠层(200)两侧鳍片中的源漏区；以及，覆盖源漏区的层间介质层；其中，所述栅极介质层(510)覆盖所述鳍片(200)，且其位于源漏区中的漏区的部分厚度大于其余部分。根据本发明的提供的FinFET结构，不仅有效地减小了因为由于栅压所引起的GIDL漏电，在高压FinFET中进一步抑制了栅极介质层穿通；同时避免了因为栅介质层厚度增加而减弱栅控能力，有效地提高了器件的可靠性。
一种对称 finfet 结构及其制造方法

[发明专利]一种FinFET结构及其制造方法-CN201410459574.5有效
发明人：刘云飞;尹海洲;李睿 -专利权人：中国科学院微电子研究所
申请日： 2014-09-10 - 公布日： 2019-02-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种FinFET结构及其制造方法，包括：衬底(100)；第一鳍片，所述第一鳍片包括第一沟道区(210)和位于第一沟道区上方的源区(211)，其中所述源区比所述第一沟道区更宽；第二鳍片，所述第二鳍片与第一鳍片平行，包括第二沟道区(220)和位于第二沟道区上方的漏区(221)其中所述漏区比所述第二沟道区更宽；栅极叠层(300)，所述栅极叠层覆盖所述衬底和第一、第二沟道区(210、220)的侧壁；隔离区(230)，所述隔离区(230)位于所述源区(211)和漏区(221)两侧，栅极叠层(300)上方，用于隔离源区、漏区和栅极叠层。本发明在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。
一种 finfet 结构及其制造方法

[发明专利]FinFET及其制造方法-CN201510598896.2有效
发明人：朱慧珑;许淼;梁擎擎;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2012-11-30 - 公布日： 2019-02-15 - 主分类号： H01L21/336 文献下载
摘要：公开了一种半导体器件及其制造方法。该方法包括：在半导体衬底上形成半导体鳍状结构；在鳍状结构的侧面上距离鳍状结构的顶面一定距离处形成掺杂剂层；以及将掺杂剂层中的掺杂剂推入鳍状结构中，形成穿通阻止层。
finfet 及其制造方法

[发明专利]一种FinFET制造方法-CN201410337296.6有效
发明人：刘云飞;李睿;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2014-07-15 - 公布日： 2019-01-22 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种FinFET制造方法，包括：一种FinFET制造方法，包括：a.提供第一衬底(100)；b.在所述衬底上形成穿通阻挡层(120)；c.在所述衬底(100)上形成第二衬底(130)；d.对所述第一衬底(100)和第二衬底(130)进行刻蚀，形成鳍片(200)；e.在所述鳍片(200)两侧的衬底上形成浅沟槽隔离结构(300)；f.在所述鳍片(200)两端的部分分别形成源区、漏区，在所述鳍片中部的沟道区上方形成栅极结构(500)。相比于现有技术，本发明在降低了沟道穿通效应影响的同时，有效地减小了工艺复杂度。
一种 finfet 制造方法

[发明专利]一种FinFET结构及其制造方法-CN201410459149.6有效
发明人：刘云飞;尹海洲;李睿 -专利权人：中国科学院微电子研究所
申请日： 2014-09-10 - 公布日： 2019-01-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种FinFET结构及其制造方法，包括：衬底；第一、第二鳍片，位于所述衬底上方，彼此平行；器件隔离区，所述器件隔离区包围所述衬底，与所述第一、第二鳍片平齐；栅极叠层，所述栅极叠层覆盖所述衬底和部分第一、第二鳍片的侧壁；源区，位于所述第一鳍片未被栅极叠层所覆盖区域；漏区，位于所述第二鳍片未被栅极叠层所覆盖区域；侧墙，位于所述第一、第二鳍片两侧，栅极叠层上方，用于隔离源区、漏区和栅极叠层。本发明在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。
一种 finfet 结构及其制造方法

[发明专利]半导体器件-CN201510600216.6有效
发明人：朱慧珑;许淼;梁擎擎;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2012-11-30 - 公布日： 2018-11-27 - 主分类号： H01L29/78 文献下载
摘要：公开了一种半导体器件。该半导体器件包括：半导体衬底；在半导体衬底上形成的半导体鳍状结构；以及在鳍状结构中距离鳍状结构的顶面一定距离形成的穿通阻止层，其中，穿通阻止层沿鳍状结构的宽度方向具有掺杂浓度分布，使得穿通阻止层中间部分的掺杂浓度低于两端部分的掺杂浓度。
半导体器件

[发明专利]半导体器件制造方法-CN201310269697.8有效
发明人：秦长亮;徐强;洪培真;殷华湘;尹海洲;李俊峰;赵超 -专利权人：中国科学院微电子研究所
申请日： 2013-06-28 - 公布日： 2018-11-06 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种半导体器件制造方法，在CMOS后栅工艺的双应变应力层的集成工艺中，在打开虚设栅极之后、形成栅极凹槽之前，采用氮等离子体，对暴露的部分张应力层进行处理，使得张应力层在随后的腐蚀工艺中不被去除，避免了器件性能降低甚至失效。氮等离子处理工艺与常规工艺兼容，在未明显增加工艺复杂性的情况下，提高了器件良率。
半导体器件制造方法

[发明专利]半导体器件制造方法-CN201210497474.2有效
发明人：秦长亮;王桂磊;洪培真;尹海洲;殷华湘;赵超 -专利权人：中国科学院微电子研究所
申请日： 2012-11-28 - 公布日： 2018-11-06 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供了一种应力半导体制造方法。在本发明的方法中，在NMOS区域形成经过氮等离子体处理的张应力层，由于经过氮等离子体处理的张应力氮化硅在DHF中的腐蚀速率较未经处理的张应力氮化硅大幅减小，这样，在之后的虚设栅极去除工艺中，NMOS区域的张应力氮化硅仅有小部分被腐蚀去除，而大部分得以保存，能够向沟道提供足够的应力，并且避免了后续步骤中器件结构可能受到的不良影响，从而保证了器件结构的完整，实现了后栅工艺与双应变应力层的工艺集成。
半导体器件制造方法

[发明专利]一种FinFET结构及其制造方法-CN201410459614.6有效
发明人：李睿;刘云飞;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2014-09-10 - 公布日： 2018-10-02 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种FinFET结构及其制造方法，包括：衬底；第一鳍片，所述第一鳍片包括第一沟道区和位于第一沟道区上方的源区，其中所述源区比所述第一沟道区宽；第二鳍片，所述第二鳍片与第一鳍片平行，包括第二沟道区和位于第二沟道区上方的漏区，其中所述漏区比所述第二沟道区宽；栅极叠层，所述栅极叠层覆盖所述衬底和第一、第二沟道区的侧壁；隔离区，所述隔离区位于所述源区和漏区两侧，栅极叠层上方，用于隔离源区、漏区和栅极叠层。本发明在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。
一种 finfet 结构及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 344 条