“成核层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2504446个，建议您升级VIP下载更多相关专利

[发明专利]复合三维成核层及其制备方法、外延片及发光二极管-CN202310602441.8有效
发明人：程龙;郑文杰;高虹;刘春杨;胡加辉;金从龙 -专利权人：江西兆驰半导体有限公司
申请日： 2023-05-26 - 公布日： 2023-08-15 - 主分类号： H01L33/12 文献下载
摘要：本发明提供一种复合三维成核层及其制备方法、外延片及发光二极管，该复合三维成核层包括：包括二维成核准备层、层叠在所述二维成核准备层上的成核点层、包裹在所述成核点层上的第一三维成核层、以及层叠在所述第一三维成核层上的第二三维成核层；其中，所述二维成核准备层为AlN层，所述成核点层为In成核点层，所述第一三维成核层为AlInGaN层，所述第二三维成核层为GaN层。本发明解决了现有技术中的外延片由于GaN三维成核层成核密度及后成核层合并所形成的位错密度不好控制而导致发光效率低的问题。
复合三维成核及其制备方法外延发光二极管

[发明专利]半导体结构、器件及其制备方法-CN201910843531.X在审
发明人：郝茂盛;胡建正;袁根如;马艳红;张楠;陈朋 -专利权人：上海芯元基半导体科技有限公司;中微半导体设备(上海)股份有限公司
申请日： 2019-09-06 - 公布日： 2019-12-27 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种半导体结构、器件及其制备方法，半导体结构包括：衬底、成核层、多个间隔排布的沟道及外延层；成核层形成于衬底上并覆盖衬底的上表面，为含Al氮化物层，晶向为(0001)晶向；沟道贯穿成核层且底部位于衬底中，将成核层划分为多个间隔排布的成核层平台；外延层为含Al氮化物层，形成于成核层平台上并覆盖成核层平台的上表面及沟道的开口。本发明通过沟道及成核层的结构，减少外延层在沟道上成核的几率，且进一步的通过成核层及外延层的材质的选择，增加外延层在成核层平台上成核的几率，以进一步的增大外延层在成核层平台及沟道上成核的几率差，制备具有良好的平整性及完整性的外延层
成核层外延层沟道衬底半导体结构氮化物层间隔排布上表面晶向制备平整性覆盖开口贯穿

[实用新型]半导体结构及器件-CN201921488966.9有效
发明人：郝茂盛;胡建正;袁根如;马艳红;张楠;陈朋 -专利权人：上海芯元基半导体科技有限公司;中微半导体设备（上海）股份有限公司
申请日： 2019-09-06 - 公布日： 2020-04-21 - 主分类号： H01L21/02 文献下载
摘要：本实用新型提供一种半导体结构及器件，半导体结构包括：衬底、成核层、多个间隔排布的沟道及外延层；成核层形成于衬底上并覆盖衬底的上表面，为含Al氮化物层，晶向为(0001)晶向；沟道贯穿成核层且底部位于衬底中，将成核层划分为多个间隔排布的成核层平台；外延层为含Al氮化物层，形成于成核层平台上并覆盖成核层平台的上表面及沟道的开口。本实用新型通过沟道及成核层的结构，减少外延层在沟道上成核的几率，且进一步的通过成核层及外延层的材质的选择，增加外延层在成核层平台上成核的几率，以进一步的增大外延层在成核层平台及沟道上成核的几率差，制备具有良好的平整性及完整性的外延层
半导体结构器件

[发明专利]一种GaN基LED外延片、外延生长方法及LED芯片-CN202210641146.9在审
发明人：程龙;郑文杰;曾家明;刘春杨;胡加辉 -专利权人：江西兆驰半导体有限公司
申请日： 2022-06-08 - 公布日： 2022-09-06 - 主分类号： H01L33/00 文献下载
摘要：本发明提供一种GaN基LED外延片、外延生长方法及LED芯片，该外延片通过在GaN基LED外延片中设置三维成核层，三维成核层包括依次层叠的第一三维成核层、三维成核温度转变层以及第二三维成核层，其中，生长第一三维成核层时的温度低于生长三维成核温度转变层和第二三维成核层的温度，在生长三维成核温度转变层时的温度逐渐递增，具体的，第一三维成核层温度较低可以有效降低成核层核密度，三维成核温度转变层可以使核的纵向生长高于横向生长发展成GaN小岛，第二三维成核层生长温度较高则会使GaN
一种 gan led 外延生长方法芯片

[发明专利]复合非掺杂AlGaN层及制备方法、外延片及LED-CN202310582565.4有效
发明人：程龙;郑文杰;高虹;刘春杨;胡加辉;金从龙 -专利权人：江西兆驰半导体有限公司
申请日： 2023-05-23 - 公布日： 2023-08-15 - 主分类号： H01L33/12 文献下载
摘要：本发明提供一种复合非掺杂AlGaN层及制备方法、外延片及LED，复合非掺杂AlGaN层包括成核点层、包裹在所述成核点层上的第一三维成核层、依次层叠在所述第一三维成核层上的第二三维成核层和二维本征层；其中，所述成核点层为Ga成核点层，所述第一三维成核层为AlCrGaN层，所述第二三维成核层为AlScGaN层，所述二维本征层为AlGaN层。本发明解决了现有技术中由于外延片在成核层生长时会形成高密度的小岛，导致外延层晶体质量下降、AlGaN外延层薄膜龟裂，最终导致外延片发光效率低的问题。
复合掺杂 algan 制备方法外延 led

[发明专利]用于填充孔洞或沟槽的薄膜沉积方法-CN201811026751.5有效
发明人：何中凯;荣延栋;傅新宇 -专利权人：北京北方华创微电子装备有限公司
申请日： 2018-09-04 - 公布日： 2023-06-16 - 主分类号： H01L21/768 文献下载
摘要：本发明的实施例提供一种用于填充孔洞或沟槽的薄膜沉积方法，包括：在孔洞或沟槽表面沉积形成成核层；其中，在孔洞或沟槽表面沉积形成成核层的步骤包括：在孔洞或沟槽表面沉积形成子成核层，子成核层的厚度小于成核层的目标厚度；对子成核层的表面进行表面处理；依次重复进行上述步骤，直到叠置的子成核层的厚度达到成核层的目标厚度。本发明实施例将沉积成核层的步骤分多步完成，并且辅以表面等离子体的处理，能够使成核层具有更优秀的保形性，在孔洞或沟槽的开口和底部，厚度均匀一致的成核层将为后续的钨填充提供良好的种子层。
用于填充孔洞沟槽薄膜沉积方法

[发明专利]成核层结构、半导体器件及成核层结构的制造方法-CN202011335959.2在审
发明人：张晖;张燕飞;钱洪途;孔苏苏 -专利权人：苏州能讯高能半导体有限公司
申请日： 2020-11-25 - 公布日： 2022-05-27 - 主分类号： H01L29/06 文献下载
摘要：本申请提供一种成核层结构、半导体器件及成核层结构的制造方法，该成核层结构包括：在衬底层上形成至少两个第一成核层和至少两个第二成核层；第一成核层和第二成核层交替间隔设置，衬底层和第一成核层接触；第二成核层掺杂金属杂质如此，在可以减少三甲基铝和氨气预反应的同时使使成核层结构中具有金属正离子，从而在可以提高成核层晶体质量的同时，又可以减少成核层结构中深能级空穴对二维电子气的影响。
成核结构半导体器件制造方法

[发明专利]发光二极管外延片及其制备方法-CN202210545523.9在审
发明人：程龙;高虹;曾家明;郑文杰;刘春杨;胡加辉 -专利权人：江西兆驰半导体有限公司
申请日： 2022-05-19 - 公布日： 2022-08-09 - 主分类号： H01L33/06 文献下载
摘要：本发明提供一种发光二极管外延片及其制备方法，该发光二极管外延片包括：衬底，以及在所述衬底上依次沉积的缓冲层、三维成核层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层，其中，所述三维成核层包括层叠的第一三维成核子层和第二三维成核子层，所述第一三维成核子层的厚度小于所述第二三维成核子层的厚度，所述第一三维成核子层和所述第二三维成核子层均为MgGaN层，所述第二三维成核子层生长温度比所述第一三维成核子层的生长温度高10～100℃。
发光二极管外延及其制备方法

[发明专利]一种硅基高电子迁移率晶体管及其制备方法-CN202210295895.0在审
发明人：胡加辉;刘春杨;吕蒙普;金从龙;顾伟 -专利权人：江西兆驰半导体有限公司
申请日： 2022-03-24 - 公布日： 2022-07-05 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种硅基高电子迁移率晶体管及其制备方法，涉及半导体工艺技术领域，该硅基高电子迁移率晶体管包括：衬底；所述衬底上依次设有AlN成核层、高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层及GaN盖帽层；其中，所述AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，所述第一高温AlN成核层设于所述衬底上。第一高温AlN成核层能有效的阻挡衬底中的杂质，对第一高温AlN成核层进行表面粗化处理，能释放衬底与外延层之间的应力，在粗化处理后的第一高温AlN成核层上设有第二高温AlN成核层，能进一步释放第一高温AlN成核层积累的应力，本发明能够解决现有技术中硅衬底的硼原子扩散至外延层，硅衬底与外延层之间存在较大应力，导致外延层晶体质量下降的技术问题。
一种硅基高电子迁移率晶体管及其制备方法

[发明专利]一种半导体器件的外延结构及其制备方法、半导体器件-CN202111598873.3在审
发明人：张晖;孔苏苏 -专利权人：苏州能讯高能半导体有限公司
申请日： 2021-12-24 - 公布日： 2023-06-27 - 主分类号： H01L29/778 文献下载
摘要：本发明实施例公开了一种半导体器件的外延结构及其制备方法、半导体器件，外延结构包括衬底、成核层和缓冲层；成核层位于衬底的一侧；成核层包括多个岛状的成核单元，各成核单元靠近衬底一侧的表面相互连通，各成核单元远离衬底一侧的表面彼此分离；缓冲层位于成核层远离衬底的一侧；缓冲层包括3D缓冲层，3D缓冲层形成于成核层远离衬底一侧的表面。
一种半导体器件外延结构及其制备方法

[发明专利]一种发光二极管外延片及其制作方法-CN201510703782.X有效
发明人：吴克敏;徐瑾;王江波 -专利权人：华灿光电股份有限公司
申请日： 2015-10-26 - 公布日： 2018-05-22 - 主分类号： H01L33/12 文献下载
摘要：所述发光二极管外延片包括蓝宝石衬底、以及依次层叠在所述蓝宝石衬底上的AlN成核层、未掺杂GaN层、N型层、多量子阱层和P型层，所述AlN成核层为二维平面状，所述发光二极管外延片还包括层叠在所述AlN成核层和所述未掺杂GaN层之间的GaN成核层，所述GaN成核层为三维岛状。本发明通过在AlN成核层和未掺杂GaN层之间层叠GaN成核层，GaN成核层在生长量子阱时可以避免外延片过度凸起，从而改善外延片波长的均匀性，提高外延片的良率。
一种发光二极管外延及其制作方法

[发明专利]一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法-CN202210716538.7在审
发明人：马金榜;张雅超;姚一昕;张进成;马佩军;马晓华;郝跃 -专利权人：西安电子科技大学
申请日： 2022-06-22 - 公布日： 2022-11-04 - 主分类号： C30B25/18 文献下载
摘要：本发明涉及一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法，硅基GaN薄膜包括：Si衬底、预铺铝、至少两层AlPN成核层和GaN外延层，其中，所述Si衬底、所述预铺铝层、所述至少两层AlPN成核层和所述GaN外延层依次层叠。本发明实施例在Si衬底上生长至少两层AlPN成核层，与Si衬底接触的AlPN成核层可以实现Si衬底与成核层之间的晶格完全匹配，而最上面一层的AlPN成核层可以实现成核层与GaN层之间的晶格匹配，降低了Si基GaN外延层由于晶格失配带来的位错，提高了Si基GaN的晶体质量；同时，AlPN成核层生长过程中P源的引入可进入衬底形成N型掺杂，进而降低Si基GaN由于P型掺杂带来的寄生沟道的浓度，进而降低射频损耗
一种基于 alpn 成核射频损耗 gan 薄膜制备方法

[发明专利]具有氮化铝成核层的基板及其制造方法-CN202010413464.0在审
发明人：谢伟杰;黄彦纶;刘嘉哲;李依晴 -专利权人：环球晶圆股份有限公司
申请日： 2020-05-15 - 公布日： 2020-12-22 - 主分类号： H01L29/20 文献下载
摘要：一种具有氮化铝成核层的基板包括一硅基材及一氮化铝成核层；所述氮化铝成核层系设置于所述硅基材上；其中，所述氮化铝成核层的厚度为20nm至200nm；所述氮化铝成核层的表面粗糙度系小于或等于0.4nm；所述氮化铝成核层的X光衍射摇摆曲线的波峰的半高宽(FWHM)系小于或等于4000角秒；所述氮化铝成核层中无滑移线。一种具有氮化铝成核层的基板的制造方法亦在此揭露。由于基板的氮化铝成核层无滑移线产生，因此后续形成的磊晶层可具有较好的质量。
具有氮化成核及其制造方法

[发明专利]外延结构-CN201910547464.7有效
发明人：刘嘉哲;黄彦纶;施英汝 -专利权人：环球晶圆股份有限公司
申请日： 2019-06-24 - 公布日： 2023-04-18 - 主分类号： H01L29/20 文献下载
摘要：本发明提供一种外延结构，包括：基板、成核层、缓冲层以及氮化物层。成核层设置于基板上，所述成核层于厚度方向上由多个区域组成，所述区域的化学组成为Al(1‑x)InxN，其中0≤x≤1。缓冲层设置于成核层上，成核层的厚度小于缓冲层的厚度。氮化物层则设置于缓冲层上，其中所述成核层与所述缓冲层接触的表面的粗糙度大于所述缓冲层与所述氮化物层接触的表面的粗糙度。
外延结构

[发明专利]重复使用于制造发光元件的基板的方法-CN201610837488.2有效
发明人：李世昌;李荣仁;陈孟扬 -专利权人：晶元光电股份有限公司
申请日： 2016-09-21 - 公布日： 2020-03-10 - 主分类号： H01L33/00 文献下载
摘要：本发明公开一种重复使用于制造发光元件的基板的方法，其包含步骤︰(a)提供一基板；(b)形成一成核层于基板上；(c)形成一半导体叠层于成核层上；以及(d)分离半导体叠层与成核层以裸露成核层，其中在步骤(c)之前，还包含形成一牺牲层于成核层上。
重复使用制造发光元件方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条