“键合压区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3058170个，建议您升级VIP下载更多相关专利

[实用新型]一种引线框架-CN201420072897.4有效
发明人：朱袁正;叶鹏;朱久桃 -专利权人：无锡新洁能股份有限公司
申请日： 2014-02-19 - 公布日： 2014-07-23 - 主分类号： H01L23/495 文献下载
摘要：本实用新型公开一种引线框架，包含框架本体区、载片基岛区、键合区和引脚，第二引脚顶端与载片基岛区断开，第三引脚顶端的第二键合区向第二引脚顶端上方横向扩展，第一引脚顶端的第一键合区向远离第三引脚顶端的第二键合区的方向横向收缩，从而大幅增加第二键合区的面积，使得在第二键合区上键合的源极金属导线根数有效增加，增加器件的最大熔断电流能力，提升器件性能。载片基岛区背面未被塑封料包裹，器件在工作时在芯片背面需要施加的电压可以直接施加在载片基岛区的背面，不影响器件的实际使用。
一种引线框架

[实用新型]一种四连体8引脚型RGB-LED封装模组及其显示屏-CN201721050110.4有效
发明人：李绍立;孔一平;袁信成 -专利权人：山东晶泰星光电科技有限公司
申请日： 2017-08-22 - 公布日： 2018-05-29 - 主分类号： H01L25/075 文献下载
摘要：本实用新型提供了一种四连体8引脚型RGB‑LED封装模组及其显示屏，包括基板以及设置在基板正面上的发光单元，所述发光单元的数量为4个，每个发光单元上均设置有共极区、芯片固晶区、第一键合区、第二键合区和一组RGB‑LED芯片，所述RGB‑LED芯片设置在芯片固晶区上，通过键合线分别与共极区、第一键合区以及第二键合区电连接，所述基板背面设置有8个引脚焊盘，所述引脚焊盘通过贯穿基板的金属孔与发光单元电连接，每两个共极区、芯片固晶区、第一键合区、第二键合区分别共用一个引脚焊盘。
键合区发光单元引脚焊盘固晶区极区本实用新型封装模组芯片电连接基板连体引脚显示屏功能区域后续电路基板背面键合线金属孔模组贯穿

[发明专利]一种基于阵列式点压的晶圆键合方法-CN201610751120.4有效
发明人：许维;刘洪刚;王盛凯;徐杨;王英辉;陈大鹏 -专利权人：中国科学院微电子研究所
申请日： 2016-08-29 - 公布日： 2019-05-17 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种基于阵列式点压的晶圆键合方法，包括：基于传统的晶圆键合方法，采用了创造性的点压设备，将传统晶圆键合方法的平面各点同时的键合方式改为平面各点非同时异步的键合方式。本发明所陈述的点压键合方法包括：使用热压键合方式准备好待键合的晶圆片，选择好点压设备的单次键合点的大小，将待键合的区域按照单次键合大小划分为等大的阵列点，实际键合过程中，使用点压设备按照这些阵列点，在一定温度一定压力下实施键合与传统晶圆键合方法所使用的晶圆键合机价格昂贵、操作复杂相比，本发明所使用的点压键合设备制作成本低、操作简单。此外点压键合法具有键合区域的可选择性等特性，能够满足某些特定应用领域下的需要。
一种基于阵列式点压晶圆键合方法

[发明专利]一种高信噪比的三明治式微加速度计-CN201910262367.3在审
发明人：雷龙海;周骏;王龙峰;王志;山永启 -专利权人：四川知微传感技术有限公司
申请日： 2019-04-02 - 公布日： 2019-06-28 - 主分类号： G01P15/125 文献下载
摘要：本发明公开了一种高信噪比的三明治式微加速度计，所述微加速度计包括：从上到下的：上电极结构层、上键合接触区、中间电极结构层、下键合接触区、下电极结构层；上电极结构层设有与中间电极结构层键合的上键合接触区；下电极结构层设有与中间电极结构层键合的下键合接触区；上键合接触区与下键合接触区构成键合接触层；上电极结构层、中间电极结构层、下电极结构层在上、下键合接触区经熔融键合后构成自密封结构；其中中间电极结构层包括可动质量块
接触区中间电极结构键合下电极结构层三明治下键电极结构层加速度计高信可动质量块微加速度计自密封结构从上到下极板间隙寄生电容降低器件熔融键合接触层信噪比

[实用新型]一种三明治式微加速度计-CN201920437394.5有效
发明人：雷龙海;周骏;王龙峰;王志;山永启 -专利权人：四川知微传感技术有限公司
申请日： 2019-04-02 - 公布日： 2019-10-01 - 主分类号： G01P15/125 文献下载
摘要：本实用新型公开了一种三明治式微加速度计，所述微加速度计包括：从上到下的：上电极结构层、上键合接触区、中间电极结构层、下键合接触区、下电极结构层；上电极结构层设有与中间电极结构层键合的上键合接触区；下电极结构层设有与中间电极结构层键合的下键合接触区；上键合接触区与下键合接触区构成键合接触层；上电极结构层、中间电极结构层、下电极结构层在上、下键合接触区经熔融键合后构成自密封结构；其中中间电极结构层包括可动质量块；在很大程度上降低器件上、下电极结构层与中间电极结构层的寄生电容值
接触区中间电极结构键合下电极结构层三明治下键电极结构层加速度计本实用新型可动质量块微加速度计自密封结构从上到下极板间隙寄生电容降低器件熔融键合接触层信噪比

[发明专利]TFT面板及测试方法-CN201910112908.4有效
发明人：朱翀煜;金利波;岳欢 -专利权人：上海奕瑞光电子科技股份有限公司
申请日： 2019-02-13 - 公布日： 2021-03-05 - 主分类号： H01L27/12 文献下载
摘要：本发明提供一种TFT面板及测试方法，TFT面板包括：m×n个键合焊盘，其中m及n均为大于等于1的自然数，m×n个键合焊盘与TFT有效区中的TFT单元对应设置并电连接；TFT测试区，TFT测试区包括m个驱动焊盘、n个测试焊盘及m×n个TFT器件，其中，m×n个TFT器件划分为n组，每组中包括m个TFT器件，每组中的m个TFT器件分别与m个驱动焊盘及m个键合焊盘对应电连接，且每组中的m个TFT器件与n个测试焊盘中的同一个测试焊盘电连接本发明将原本进行1次压合的m×n个键合焊盘分m次进行测试，从而将高精度的测试分为m次低精度的测试，降低对测试设备的要求、提高测试成功率、降低物料成本及产能成本。
tft 面板测试方法

[发明专利]一种带屏蔽的MEMS器件电极引出结构-CN202211035768.3在审
发明人：张乐民;刘福民;刘国文;徐杰;徐宇新;王学锋 -专利权人：北京航天控制仪器研究所
申请日： 2022-08-26 - 公布日： 2023-01-06 - 主分类号： B81B7/02 文献下载
摘要：包括电极引线、电极屏蔽线、电极焊盘、衬底、屏蔽连接线、屏蔽线焊盘、衬底层键合锚区、梳齿层键合锚区和梳齿结构，在衬底上有金属层，在金属层上加工出多组电极引线、电极屏蔽线、电极焊盘、屏蔽连接线、屏蔽线焊盘；在衬底上有多组衬底层键合锚区；衬底层键合锚区与梳齿层键合锚区通过晶圆键合在一起；在梳齿层键合锚区上连接有梳齿结构。
一种屏蔽 mems 器件电极引出结构

[发明专利]一种高堆叠层数3D NAND闪存的制作方法及3D NAND闪存-CN201711166877.8有效
发明人：陈子琪;李超;吴关平 -专利权人：长江存储科技有限责任公司
申请日： 2017-11-21 - 公布日： 2019-03-19 - 主分类号： H01L27/11582 文献下载
摘要：本发明提供了一种高堆叠层数3D NAND闪存的制作方法及3D NAND闪存，包括以下步骤：提供一个基片晶圆，所述基片晶圆上具有MOS器件区和第一存储器件区；提供一个键合晶圆，所述键合晶圆上具有金属连线区和第二存储器件区；键合连接；具体为将键合晶圆翻转，使得所述金属连线区对应MOS器件区，第二存储器件区对应第一存储器件区，并依靠范德华力使得键合晶圆和基片晶圆直接键合连接；连接后处理；具体包括将键合晶圆进行衬底减薄，制造金属互联层
一种堆叠层数 dnand 闪存制作方法

[发明专利]一种高堆叠层数3D NAND闪存的制作方法及3D NAND闪存-CN201910109767.0有效
发明人：陈子琪;李超;吴关平 -专利权人：长江存储科技有限责任公司
申请日： 2017-11-21 - 公布日： 2021-04-13 - 主分类号： H01L27/11582 文献下载
摘要：本发明提供了一种高堆叠层数3D NAND闪存的制作方法及3D NAND闪存，包括以下步骤：提供一个基片晶圆，所述基片晶圆上具有MOS器件区和第一存储器件区；提供一个键合晶圆，所述键合晶圆上具有金属连线区和第二存储器件区；键合连接；具体为将键合晶圆翻转，使得所述金属连线区对应MOS器件区，第二存储器件区对应第一存储器件区，并依靠范德华力使得键合晶圆和基片晶圆直接键合连接；连接后处理；具体包括将键合晶圆进行衬底减薄，制造金属互联层
一种堆叠层数 nand 闪存制作方法

[发明专利]一种精确的剪切测试方法-CN201410301614.3有效
发明人：刘尧;陈福成 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-06-27 - 公布日： 2018-06-29 - 主分类号： G01N19/04 文献下载
摘要：该方法包括：在待键合晶片上制作一组测试关键区，每一个测试关键区均包含至少一个键合柱体，且每一个的键合柱体的总横截面面积依次递增；对待键合的晶片进行键合；依据管芯的分布及测试关键区的分布，对键合后的晶片进行切片；分别对每一个测试关键区进行剪切测试，记录每个测试关键区在被推开时的最大剪切力F；针对每个测试关键区的所测得的最大剪切力F与键合柱体总横截面面积进行数值拟合，从而得到剪切力公式。将剪应力概念引入键合质量的评价过程。同时，具有对现有工艺变更小，可实施性强等优点。
测试键合关键区剪切最大剪切力晶片柱体概念引入键合晶片数值拟合依次递增总横截面剪切力剪应力实施性管芯切片变更推开记录制作

[发明专利]一种测试键合丝热影响区拉伸性能的方法及装置-CN202110866480.X有效
发明人：周文艳;裴洪营;吴永瑾;康菲菲;孔建稳;甘俊;阳岸恒;朱勇;王佳;向雪霞;崔博 -专利权人：贵研铂业股份有限公司
申请日： 2021-07-29 - 公布日： 2022-09-16 - 主分类号： G01N3/18 文献下载
摘要：本发明公开了一种测试键合丝热影响区拉伸性能的方法及装置，属于微电子封装用键合丝材料技术领域。包括以下步骤：将夹持嘴嘴尖向下固定在键合机瓷嘴固定装置上，用镊子将键合丝穿入夹持嘴孔内并使线尾伸出嘴尖，利用键合机打火装置烧球，将键合丝在上部剪断并随夹持嘴一起从键合机上取下；带球键合丝随夹持嘴安装于拉力测试仪测试夹具上本发明可准确测量键合丝球焊过程中形成的热影响区的拉伸性能，解决了该领域键合丝热影响区的性能无法测试的难题，对指导键合丝材料的研发和键合参数的设置具有重要意义。
一种测试键合丝热影响拉伸性能方法装置

[发明专利]半导体装置及其制造方法-CN02141160.3无效
发明人：泉谷淳子;竹若博基 -专利权人：三菱电机株式会社
申请日： 2002-07-08 - 公布日： 2003-05-07 - 主分类号： H01L23/522 文献下载
摘要：本发明的课题在于在备有使用铜布线的多层布线结构的半导体装置中，获得将键合引线键合在键合区上时能提高连接的可靠性及稳定性的半导体装置及其制造方法。在第二层间绝缘膜14上局部地形成都是由铝合金构成的第三层布线17及键合区71。在第三层间绝缘膜63、第四层间绝缘膜67、保护绝缘膜72、以及缓冲被覆膜73内局部地形成具有由键合区71规定的底面的开孔部74。在开孔部74内插入键合引线75，键合引线75被键合在键合区71上。
半导体装置及其制造方法

[实用新型]一种声表面波器件插片式封装结构-CN201620796695.3有效
发明人：赵成;陈磊;胡经国 -专利权人：扬州大学
申请日： 2016-07-27 - 公布日： 2017-03-22 - 主分类号： H03H9/02 文献下载
摘要：封装底板上端芯片粘接键合区制作芯片键合电极，封装底板下端制作插针电极，封装底板中部制作金属膜输入输出导线，两端对应连接芯片键合电极和插针电极，封装盖板上部制作穿通的芯片槽，对应于封装底板上部的芯片粘接键合区封装时，芯片粘接在封装底板芯片粘接键合区，键合内引线，连接芯片电极与对应的芯片粘接键合区的芯片键合电极，粘合封装盖板，安装外壳。
一种表面波器件插片式封装结构

[发明专利]键合装置以及键合方法-CN202310804324.X在审
发明人：程尧;阮扬 -专利权人：武汉光迅科技股份有限公司
申请日： 2023-06-30 - 公布日： 2023-10-03 - 主分类号： H01L21/687 文献下载
摘要：本申请提供一种键合装置以及键合方法，键合装置包括承载台以及固定组件；承载台包括键合区域；固定组件包括两个第一压爪以及至少一个第二压爪，两个第一压爪分别位于键合区域的相对两侧，第二压爪位于键合区域的与第一压爪相邻的一侧；本申请通过将待键合的芯片放置于承载台的键合区域内，采用固定组件对待键合的芯片进行固定，由于固定组件的两个第一压爪分别位于键合区域的相对两侧，第二压爪位于键合区域的与第一压爪相邻的一侧，所以可以对待键合的芯片形成至少三点支撑，且可以适配各种尺寸的待键合的芯片，既能够节约成本，又能够有效固定待键合的芯片，可以避免在键合过程中产品失效。
装置以及方法

[发明专利]用于LED封装的四色光源线路板-CN201810476076.X在审
发明人：马洪毅 -专利权人：山西高科华兴电子科技有限公司
申请日： 2018-05-17 - 公布日： 2018-08-31 - 主分类号： H01L33/62 文献下载
摘要：本发明公开了用于LED封装的四色光源线路板，包括绝缘型的PCB基板和其上的线路，PCB基板由多个正方形结构的单元基板构成，每个单元基板的正面平均对称设置有四个区，四个区的中心设置有公共级键合区，四个区上分别设置有非公共级固晶键合区，每个单元基板的背面设置有公共级键合焊盘和非公共极键合焊盘；公共级键合区通过公共极导通孔与公共级键合焊盘相连接，非公共级固晶键合区通过表面覆铜导通孔与非公共极键合焊盘一一对应相连接；本发明通过限定的结构实现了四种不同颜色的发光二极管芯片的封装
键合焊盘键合区单元基板公共极四色光源导通孔固晶封装发光二极管芯片导热色彩逼真度正方形结构线路板背面设置对称设置结构实现连接线路中心设置绝缘型覆铜与非应用优化