“型光掩模”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3180334个，建议您升级VIP下载更多相关专利

[发明专利]基板保持装置、描绘装置、光掩模检查装置、光掩模制造方法-CN201710012067.0在审
发明人：剑持大介 -专利权人： HOYA株式会社
申请日： 2017-01-06 - 公布日： 2017-07-25 - 主分类号： G03F1/60 文献下载
摘要：本发明提供基板保持装置、描绘装置、光掩模检查装置、光掩模制造方法，能够提高被转印体上形成的图案的坐标精度且适合于光掩模基板。保持显示装置制造用的光掩模基板水平的基板保持装置具有由低膨胀材料构成的载台(11)和设在该载台(11)上的多个支撑件(12)。各支撑件(12)构成为在前端具备具有凸曲面的接触部(14)，该接触部(14)与光掩模基板(1)的背面(3)实质性地点接触，由此保持光掩模基板(1)水平。
保持装置描绘光掩模检查制造方法

[发明专利]改善光掩模表面静电的处理方法-CN202310761491.0在审
发明人：罗嘉盈;施维;郑怀志;黄偲;张卓维;甘裕明 -专利权人：广州新锐光掩模科技有限公司
申请日： 2023-06-26 - 公布日： 2023-09-19 - 主分类号： G03F1/82 文献下载
摘要：本申请提供一种改善光掩模表面静电的处理方法，涉及光掩模的领域，其步骤如下：将光掩模进行高温烘烤和/或等离子体表面处理；其中，高温烘烤的温度在80‑200℃，等离子体表面处理采用含氟气体。通过采用高温烘烤、等离子体表面处理或者高温烘烤加等离子体表面处理的方式对光掩模表面进行除静电，能够有效的去除光掩模表面的静电现象，使得光掩模在完成去光阻步骤后，无需等待较长时间，即可进行CD‑SEM的量测
改善光掩模表面静电处理方法

[发明专利]在光掩模上自动安装薄膜组件的系统和方法-CN200480029171.1无效
发明人： E·M·弗赖;K·L·格里芬;B·A·维尔斯;P·A·亨德里克森;J·M·舍普勒 -专利权人：凸版光掩膜公司
申请日： 2004-10-05 - 公布日： 2008-09-17 - 主分类号： G01L1/22 文献下载
摘要：公开了一种用于在光掩模上自动安装薄膜组件的系统和方法。该方法包括将光掩模装载到安装设备中，以及将薄膜组件装载到与该光掩模相对的安装设备的背板中。该背板包括至少一个测压元件，其测量由安装设备施加到光掩模和薄膜组件上的力。接收到与至少一个测压元件相关的所测量的力，并且如果所测量的力大于或近似等于最小力，则将薄膜组件安装在光掩模上以建立光掩模组件。
光掩模上自动安装薄膜组件系统方法

[发明专利]形成多层互连线路的光掩模组和用它制造的半导体器件-CN200310119511.7有效
发明人：金成镇;张胜弦;南基钦 -专利权人：三星电子株式会社
申请日： 2003-12-01 - 公布日： 2004-08-11 - 主分类号： H01L21/027 文献下载
摘要：一种用于形成多层互连线路的光掩模组和使用这种光掩模组制造的半导体器件包括用于形成下层互连线路的第一光掩模和用于形成上层互连线路的第二光掩模。第一和第二光掩模带有互相平行的下层不透光图形和覆盖下层不透光图形的上层不透光图形。在这种情况中，下层不透光图形的末端与跨过下层不透光图形的直线一致。因而，当使用第二光掩模来形成上层互连线路时，尽管有反射光的会聚，低质量的光致抗蚀图形还是被防止形成。
形成多层互连线路模组制造半导体器件

[发明专利]反射型光掩模坯料、反射型光掩模及使用它的半导体装置的制造方法-CN200580042178.1有效
发明人：金山浩一郎;松尾正;西山泰史 -专利权人：凸版印刷株式会社
申请日： 2005-12-06 - 公布日： 2007-11-14 - 主分类号： H01L21/027 文献下载
摘要：本发明的目的在于提高通过观察DUV光的反射率对比度来进行用于EUV光刻法的反射型光掩模的图案检查时的精度。提供一种在基板(1)上层叠了多层反射膜(2)、光吸收性叠层(4)的反射型光掩模坯料，其中，通过在含有钽和硅的具有EUV光吸收能力的第1光吸收层(41)上层叠含有氮和氧中的至少一种、钽和硅的具有DUV光吸收能力的第
反射型光掩模坯料使用半导体装置制造方法

[发明专利]用于光刻叠对制作工艺的非对称补偿方法-CN201410338417.9有效
发明人：刘恩铨;郭腾钦;白源吉;尤春祺 -专利权人：联华电子股份有限公司
申请日： 2014-07-16 - 公布日： 2018-11-20 - 主分类号： H01L21/02 文献下载
摘要：本发明公开一种用于光刻叠对制作工艺的非对称补偿方法，包括：提供具有电路布局、第一光掩模图与第二光掩模图的第一基板，其中第一光掩模图与第二光掩模图依序叠置于电路布局上，且第一光掩模图与第二光掩模图分别相对于电路布局具有不相等的x轴向可容许偏差范围与y轴向可容许偏差范围；获取第一光掩模图相对于第二光掩模图的座标偏移量；以及计算座标偏移量相对上述x轴向可容许偏差范围与上述y轴向可容许偏差范围的偏移差值，并将第一倍数的上述座标偏移量与第二倍数的上述偏移差值进行加总
光掩模容许偏差补偿参数电路布局偏移量制作工艺偏移非对称光刻第一基板不相等加总

[发明专利]光罩掩模板的制作方法及用该方法制作的光罩掩模板-CN201310138465.9有效
发明人：吴泰必 -专利权人：深圳市华星光电技术有限公司
申请日： 2013-04-19 - 公布日： 2013-08-07 - 主分类号： H01L21/027 文献下载
摘要：本发明提供一种光罩掩模板的制作方法及用该方法制作的光罩掩模板，所述方法包括：步骤1、提供光罩掩模板半成品，该光罩掩模板半成品设有数个有效开口区及位于有效开口区周围的无效区；步骤2、通过半蚀刻制程在无效区上形成凹槽本发明的光罩掩模板的制作方法及用该方法制作的光罩掩模板，通过对设于有效开口区周围的无效区域进行半蚀刻，在无效区上形成凹槽，降低有效开口区与无效区之间的质量差异，有效避免在吸附光罩掩模板时由于有效开口区与无效区之间的质量差异较大而导致吸附顺序不一的问题，进而保证光罩掩模板的有效开口区能完全平贴于基板上的预定位置，保证镀膜图案的精度。
光罩掩模板制作方法方法制作

[发明专利]三维微纳结构光刻系统及其方法-CN201911115004.3有效
发明人：邵仁锦;浦东林;朱鹏飞;张瑾;朱鸣;陈林森 -专利权人：苏州苏大维格科技集团股份有限公司;苏州大学
申请日： 2019-11-14 - 公布日： 2022-04-22 - 主分类号： G03F7/20 文献下载
摘要：一种三维微纳结构光刻系统，包括数字掩模装置、空间光调制器、投影物镜和工作台，其中：数字掩模装置与空间光调制器电性连接，投影物镜设置于空间光调制器与工作台之间，工作台用于固定待光刻的基片；数字掩模装置用以生成数字掩模，数字掩模包括图形曝光区，数字掩模装置将数字掩模上传至空间光调制器，空间光调制器用以显示数字掩模，光经过空间光调制器上的图形曝光区后射向投影物镜，图形曝光区的高度与曝光剂量呈正比；投影物镜将图形光投影在基片上
三维结构光刻系统及其方法

[发明专利]三维微纳结构光刻系统及其方法-CN201911115238.8有效
发明人：邵仁锦;浦东林;朱鹏飞;张瑾;朱鸣;徐顺达;吕帅;陈林森 -专利权人：苏州苏大维格科技集团股份有限公司;苏州大学
申请日： 2019-11-14 - 公布日： 2022-04-22 - 主分类号： G03F7/20 文献下载
摘要：一种三维微纳结构光刻系统，包括数字掩模装置、空间光调制器、投影物镜和旋转工作台，数字掩模装置与空间光调制器电性连接，投影物镜设置于空间光调制器与旋转工作台之间，旋转工作台用于固定待光刻的基片；数字掩模装置用以生成数字掩模，数字掩模包括图形曝光区，数字掩模装置将数字掩模上传至空间光调制器，空间光调制器用以显示数字掩模，空间光调制器发出的光经过图形曝光区后射向投影物镜，图形曝光区的高度与曝光剂量呈正比；投影物镜将图形光投影在基片上
三维结构光刻系统及其方法

[发明专利]光掩模的制造方法和使用该光掩模的半导体装置制造方法-CN03105272.X有效
发明人：野嵨茂树;池永修 -专利权人：株式会社东芝
申请日： 2003-02-26 - 公布日： 2003-09-10 - 主分类号： G03F1/08 文献下载
摘要：本发明的课题是提供能进行精度更高的是否合格的判断的光掩模的制造方法。本发明的光掩模的制造方法包含下述步骤：在光掩模上作成掩模图案(ST.1)；测定作成的掩模图案的尺寸(ST.2、ST.3)；根据尺寸测定的结果，求出在被曝光体上曝光掩模图案时的曝光余量；判断求出的曝光余量是否满足规定的曝光余量；根据是否满足曝光余量的判断结果，判断光掩模是否合格；该制造方法的特征在于：尺寸测定包含掩模图案中在被曝光体上曝光该掩模图案时曝光余量小的临界图案部的尺寸测定。
光掩模制造方法使用半导体装置

[发明专利]半导体制造工艺中去除栅上硬掩模的方法-CN200810211943.3有效
发明人：蔡宏智;陈志杰;锺昇镇;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-09-11 - 公布日： 2009-04-01 - 主分类号： H01L21/00 文献下载
摘要：本发明提供一种半导体制造工艺中去除栅上硬掩模的方法，其执行如下。首先，形成具有硬掩模的第一栅及第二栅于半导体基板上，其中该第二栅大于第一栅。第一栅及第二栅可结合SiGe源极和漏极区而形成p型晶体管。其次，沉积光致抗蚀剂层，且于第二栅的硬掩模上形成光致抗蚀剂层的开口。接着，利用回蚀完全清除第一栅和第二栅上的光致抗蚀剂层。因为无光致抗蚀剂残余，第一和第二栅上的硬掩模可随后完全清除。利用本发明，不存在硬掩模残余，因此可有效解决较高的接触洞阻值或Rc开路等问题，且可增加接触洞蚀刻的工艺窗；而且因为光致抗蚀剂层的沉积和形成开口的曝光可于同一光刻机台完成，因此相较于传统方法具有成本优势。
半导体制造工艺去除栅上硬掩模方法

[发明专利]掩模对准探测装置及方法-CN201010606298.2有效
发明人：杜聚有;宋海军 -专利权人：上海微电子装备有限公司;上海微高精密机械工程有限公司
申请日： 2010-12-22 - 公布日： 2012-07-04 - 主分类号： G03F7/20 文献下载
摘要：一种掩模对准探测装置及方法，照明系统将照明光束照射到掩模对准标记上；光电组件，探测所述掩模对准标记的空间像经过透射型标记后的光强信息，所述光电组件依次包括光子转换晶体、光学滤波片、光电探测器，所述光电探测器通过隔离板的通孔与光学滤波片相连；有通孔的工件台基准板，所述透射型标记通过工件台基准板通孔与所述光子转换晶体直接连接。所述掩模对准探测装置及方法采用具有通孔的工件台基准板，在降低工件台加工制造难度的同时，使光子转换晶体与透射型标记间隔减小，降低了透射型标记各子标记的透射光信号间串扰，提高了对准精度。
对准探测装置方法

[发明专利]制造半导体装置的方法-CN201811285152.5在审
发明人：高永珉;权赫宇;李凖原 -专利权人：三星电子株式会社
申请日： 2018-10-31 - 公布日： 2019-06-11 - 主分类号： H01L21/768 文献下载
摘要：提供了制造半导体装置的方法，所述方法包括：在目标层上顺序地形成第一硬掩模层、第二硬掩模层和光致抗蚀剂层；对光致抗蚀剂层进行图案化以形成光致抗蚀剂图案；将光致抗蚀剂图案用作蚀刻掩模顺序地对第二硬掩模层和第一硬掩模层进行图案化以形成第一硬掩模图案和位于第一硬掩模图案上的第二硬掩模图案；将第一硬掩模图案和第二硬掩模图案用作蚀刻掩模来蚀刻目标层，其中，第二硬掩模层包括掺杂杂质的非晶硅。
硬掩模图案硬掩模层光致抗蚀剂图案半导体装置蚀刻掩模图案化光致抗蚀剂层蚀刻目标层掺杂杂质抗蚀剂层非晶硅目标层制造

[发明专利]光掩模坯料及制造方法-CN201810605620.6在审
发明人：高坂卓郎;寺泽恒男;入江重夫;木下隆裕 -专利权人：信越化学工业株式会社
申请日： 2018-06-13 - 公布日： 2018-12-25 - 主分类号： G03F1/80 文献下载
摘要：本发明涉及一种光掩模坯料及制造方法。将光掩模坯料加工成透射光掩模，该透射光掩模用于使用曝光光在接受体上形成图案的光刻。该光掩模坯料包括：透明衬底、可通过氯/氧基干蚀刻来蚀刻的材料的第一膜、和含硅材料的第二膜。该第二膜包括相对于检查光的波长(长于曝光光)具有至少1.6的折射率n或至少0.3的消光系数k的层。
光掩模坯料蚀刻曝光光透射光掩模含硅材料消光系数检查光接受体折射率波长衬底光刻制造图案透明加工

[发明专利]晶化装置、用于晶化装置的光学部件和晶化方法-CN03148959.1无效
发明人：谷口幸夫;松村正清;山口弘高;西谷干彦;辻川晋;木村嘉伸;十文字正之 -专利权人：株式会社液晶先端技术开发中心
申请日： 2003-06-30 - 公布日： 2004-03-10 - 主分类号： H01L21/00 文献下载
摘要：一种晶化装置，包括：光照系统(2)，照射相移掩模(1)，并以具有反转峰值型光强度分布的光束照射非晶半导体膜(4)，该反转峰值型光强度分布在对应于相移掩模(1)的相移部分的点具有最小光强度，以便制备结晶的半导体膜；波前分离元件(3)，设置在光照系统(2)和相移掩模(1)之间的光路上；波前分离元件(3)，将光照系统(2)提供的光束波前分离为多个光束，并且在对应的相移部分或该部分附近会聚这些波前分离的光束。
化装用于光学部件方法