[发明专利]一种碳化硅单晶衬底在审
| 申请号： | 202310105912.4 | 申请日： | 2023-02-13 |
| 公开（公告）号： | CN116314286A | 公开（公告）日： | 2023-06-23 |
| 发明（设计）人： | 陈启生;陈启书 | 申请（专利权）人： | 德清州晶新材料科技有限公司 |
| 主分类号： | H01L29/32 | 分类号： | H01L29/32;H01L29/16;H01L21/02;H01L29/06;C30B29/36;C30B33/02 |
| 代理公司： | 北京金蓄专利代理有限公司 11544 | 代理人： | 蔡鹤飞 |
| 地址： | 313200 浙江省*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种碳化硅单晶衬底，涉及碳化硅单晶衬底技术领域，包括主体，所述主体的顶部设置有表面组件，所述表面组件包括衬底表面，所述衬底表面固定连接在主体的顶部，所述衬底表面的正面设置有钉扎区，相邻所述钉扎区之间一体成型有制件区，所述主体的内部设置有内部组件，所述内部组件包括本征点缺陷，所述本征点缺陷的底部固定连接有衬底表层，所述衬底表层的底部固定连接有单晶层。本发明通过人工设置钉扎区，并将钉扎区设置于制件区的周围，可以使制件区上的位错集中在制件区周围，能够降低制件区中心区域的位错密度，可以显著降低有效区域的位错密度，使得有效区域在受电压影响时失效概率降低，便于提高半导体器件的良品率。 | ||
| 搜索关键词： | 一种 碳化硅 衬底 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德清州晶新材料科技有限公司，未经德清州晶新材料科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310105912.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有软恢复体二极管的功率晶体管-202180087577.9
- 韩基琼;柳世衡;D·里施顿瓦尔纳 - 沃孚半导体公司
- 2021-11-22 - 2023-10-03 - H01L29/32
- 一种半导体设备包括垂直晶体管(10)和体二极管(30)。对半导体设备的各种改进允许提高体二极管的性能，特别是减少干脆性并增加软度。晶体管包括衬底(12)、衬底上的漂移层(14)以及漂移层中与衬底相对的结注入。结注入包括体阱(16)和体阱内的源极阱(18)。电接触由与源极阱和体阱的源极接触件(22)以及与衬底的漏极接触件(24)提供。栅极绝缘体(26)在漂移层上并且在源极阱和体阱的一部分之上，并且栅极接触件(28)在栅极绝缘体上。源极与漏极之间的体二极管的软度大于0.5。
- 半导体结构及其制备方法-202111594707.6
- 程凯 - 无锡晶湛半导体有限公司
- 2021-12-23 - 2023-06-27 - H01L29/32
- 本申请提供了一种半导体结构及其制备方法，属于半导体技术领域。其中，半导体结构包括：衬底；和叠置在衬底上的多个功能膜层，多个功能膜层包括叠置的第一半导体层和第二半导体层，第一半导体层位于衬底和第二半导体层之间，第一半导体层包括多个朝向衬底凹陷的缺陷坑，缺陷坑被第二半导体层填充，第二半导体层远离第一半导体层的一侧为平面。本申请提供的半导体结构及其制备方法解决了现有技术中的半导体结构存在垂直漏电的问题。
- 一种碳化硅单晶衬底-202310105912.4
- 陈启生;陈启书 - 德清州晶新材料科技有限公司
- 2023-02-13 - 2023-06-23 - H01L29/32
- 本发明公开了一种碳化硅单晶衬底，涉及碳化硅单晶衬底技术领域，包括主体，所述主体的顶部设置有表面组件，所述表面组件包括衬底表面，所述衬底表面固定连接在主体的顶部，所述衬底表面的正面设置有钉扎区，相邻所述钉扎区之间一体成型有制件区，所述主体的内部设置有内部组件，所述内部组件包括本征点缺陷，所述本征点缺陷的底部固定连接有衬底表层，所述衬底表层的底部固定连接有单晶层。本发明通过人工设置钉扎区，并将钉扎区设置于制件区的周围，可以使制件区上的位错集中在制件区周围，能够降低制件区中心区域的位错密度，可以显著降低有效区域的位错密度，使得有效区域在受电压影响时失效概率降低，便于提高半导体器件的良品率。
- 半导体外延结构及其制备方法-202211022770.7
- 闫其昂;王国斌 - 江苏第三代半导体研究院有限公司
- 2022-08-26 - 2022-11-15 - H01L29/32
- 本发明公开了一种半导体外延结构及其制备方法。所述半导体外延结构包括设置在衬底上的高质量外延层，其包括：外延限制层以及设置在其上的第二外延生长层，所述外延限制层包括外限制单元、内间断单元和第一外延生长层，所述外限制单元呈四周闭合状包围内间断单元和第一外延生长层，所述内间断单元呈间隔设置，且第一外延生长层分布设置于外限制单元与内间断单元之间，以及相邻内间断单元之间的区域内。本发明通过在内间断单元设置不连续的间断区间，利用外延限制层在生长过程中衬底和外延层间的高位错在间断区间位置多次转向，促使位错充分转弯达到位错自我湮灭，极大地降低穿透位错的分布，从而提高异质衬底外延半导体外延层的晶体质量。
- 半导体器件以及形成半导体器件的方法-201710888719.7
- 川口博子;鹿内洋志;熊仓弘道;工藤真二 - 三垦电气株式会社
- 2017-09-27 - 2022-07-05 - H01L29/32
- 本发明实施例提供一种半导体器件以及形成半导体器件的方法。该半导体器件包括：第一半导体区域，其具有第一传导类型；第二半导体区域，其具有第二传导类型。该第一半导体区域配置在该第二半导体区域内，在该第二半导体区域中形成有多个晶体缺陷，并且该第一半导体区域的至少一部分被多个晶体缺陷围绕。因此，可以考虑到侧向和纵向的电荷载体(电子和空穴)的重新组合，并且可以充分地减少半导体器件的切换时间。
- SIC单晶、SIC晶片、SIC基板，和SIC器件-201480009591.7
- 郡司岛造;寒泽佑介;浦上泰;小林正和 - 株式会社电装;昭和电工株式会社
- 2014-02-07 - 2021-03-16 - H01L29/32
- SiC单晶，在基本平行于其c‑平面的面内包括，具有特定方向伯格斯矢量(A)的边缘位错不均匀地分布于其中的区域(A)，和具有特定方向伯格斯矢量(B)不均匀分布于其中的区域(B)。所述区域(A)位于相对于晶面部分的1‑100方向，而所述的区域(B)位于相对于所述晶面部分的11‑20方向。SiC是通过沿着基本平行于所述c‑平面的方向切割由所述SiC单晶所得的SiC晶片而制备的，且从所述SiC晶片上切割所述SiC基板使得所述SiC基板主要包含所述区域(A)和所述区域(B)中的一个。使用所述SiC基板制备SiC器件。
- 半导体装置-202011371539.X
- 今川铁太郎 - 富士电机株式会社
- 2016-06-13 - 2021-03-12 - H01L29/32
- 难以兼顾开关时振荡的抑制和大电流短路耐量的提高。提供一种半导体装置，其具备：第一导电型的半导体层，具有第一面和第二面，第二面位于第一面的相反侧；以及第二导电型的半导体层，以与第一导电型的半导体层的第一面接触的方式设置，第一导电型的半导体层在从第一面向第二面的第一方向的不同位置处具有多个杂质浓度峰，第一方向上的从作为第一导电型的半导体层与第二导电型的半导体层的接合界面的第一面起，到多个杂质浓度峰中距第一面最近的第一个杂质浓度峰与距第一面第二近的第二个杂质浓度峰的边界为止的积分浓度为临界积分浓度以下。
- 半导体器件以及用于制造半导体器件的方法-201510906782.X
- 根本道生;吉村尚 - 富士电机株式会社
- 2010-11-02 - 2019-10-29 - H01L29/32
- 在n‑漂移层(1)的一个主表面上形成p阳极层(2)。在n‑漂移层(1)的另一主表面上形成杂质浓度大于n‑漂移层(1)的n+阴极层(3)。在p阳极层(2)的表面上形成阳极电极(4)。在n+阴极层(3)的表面上形成阴极电极(5)。在n‑漂移层(1)中形成净掺杂浓度大于晶片的体杂质浓度且小于n+阴极层(3)的体杂质浓度的n型宽缓冲区(6)。n‑漂移层(1)的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0≤0.25V0。宽缓冲区(6)的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。
- 用于高迁移率场效应晶体管的优化缓冲层-201580029275.0
- J-C·雅凯;R·奥布里;P·加马拉;O·雅德尔;S·彼得罗维奇 - 泰勒斯公司;原子能和能源替代品委员会
- 2015-04-03 - 2019-06-28 - H01L29/32
- 本发明涉及用于高电子迁移率场效应晶体管的沿着Z轴的堆叠(10)，其包括：缓冲层(12)，其包括包含二元或三元或四元的氮的化合物并具有第一带隙的第一半导体材料；阻挡层(13)，其包括包含二元或三元或四元的氮的化合物并具有第二带隙的第二半导体材料，所述第二带隙大于第一带隙；异质结(15)，其在所述缓冲层(12)和所述阻挡层(13)之间；以及二维电子气(9)，其定位为沿着垂直于Z轴的XY平面并邻近于异质结(15)，其特征在于：所述缓冲层(12)包括包含体积密度([Fv])不小于1017cm‑3的固定负电荷(70)的区域(Vf)，所述区域(Vf)的厚度(t)不高于200nm，固定负电荷的体积密度([Fv])乘以所述区域(Vf)的厚度(t)的乘积在1012cm‑2和3×1013cm‑2之间。
- 半导体装置及其制造方法-201610109040.9
- 龟山悟;岩崎真也 - 丰田自动车株式会社
- 2016-02-26 - 2016-09-07 - H01L29/32
- 本发明提供一种具有寿命控制层并且批量生产时IGBT的导通电压不易产生偏差的半导体装置。本发明为具有具备IGBT区域的半导体基板的半导体装置。IGBT区域具有发射区、体区、漂移区、集电区。在体区中以隔着栅绝缘膜而对置的方式配置有栅电极。在漂移区内、且与半导体基板的厚度方向的中间部相比靠背面侧的范围内，形成有以层状分布的第一寿命控制层。第一寿命控制层内的结晶缺陷密度与相对于第一寿命控制层而在背面侧邻接的区域内的结晶缺陷密度、以及相对于第一寿命控制层而在表面侧邻接的区域内的结晶缺陷密度中的任何一方相比而较高。第一寿命控制层和背面之间的区域内的结晶缺陷密度与第一寿命控制层和表面之间的区域内的结晶缺陷密度相比而较低。
- 半导体器件中实现载流子寿命控制的结构及其制造方法-201310321062.8
- 张栋;黄国华;王明杰;吕国琦 - 上海北车永电电子科技有限公司
- 2013-07-26 - 2013-12-18 - H01L29/32
- 本发明涉及半导体器件领域，公开了一种半导体器件中实现载流子寿命控制的结构及其制造方法。本发明中，该半导体器件中实现载流子寿命控制的结构包括半导体衬底、绝缘介质层、和半导体外延层；该绝缘介质层位于半导体衬底和半导体外延层之间，且该绝缘介质层由多个岛状绝缘介质块组成，且岛状绝缘介质块的直径小于3μm；在半导体外延层与绝缘介质层的交界面处具有因晶格不匹配而形成的缺陷。该半导体器件中实现载流子寿命控制的结构的生产涉及的设备和工艺都是传统半导体生产工程中常用的技术，与统的半导体生产线兼容性更好，容易在半导体生产线上实施，具有更低的生产成本。
- 半导体装置及其制造方法-201210370920.3
- 山崎信也;亀山悟;坂根仁;伊藤成志 - 丰田自动车株式会社
- 2012-09-28 - 2013-04-10 - H01L29/32
- 本发明公开了一种半导体装置及其制造方法，半导体装置包括半导体衬底，半导体衬底包括：n型漂移层；在漂移层的上表面侧上的p型主体层；以及在漂移层的下表面侧上的高杂质n层。高杂质n层包括作为掺杂剂的氢离子施主，并且高杂质n层具有比漂移层更高浓度的n型杂质。在漂移层的一部分和高杂质n层中形成包括作为寿命扼杀剂的晶体缺陷的寿命控制区域。施主峰值位置与缺陷峰值位置邻近或相同，施主峰值位置为在半导体衬底的深度方向上高杂质n层中氢离子施主浓度最高的位置，缺陷峰值位置为在半导体衬底的深度方向上寿命控制区域中晶体缺陷浓度最高的位置。在寿命控制区域的缺陷峰值位置中的晶体缺陷浓度为1×1012原子/立方厘米以上。
- 半导体器件及其制造方法-201110225524.7
- 殷华湘;徐秋霞;陈大鹏 - 中国科学院微电子研究所
- 2011-08-08 - 2013-02-13 - H01L29/32
- 半导体器件及其制造方法。本发明提供一种半导体器件，包括：第一半导体材料的半导体衬底，位于半导体衬底上的栅极结构，栅极结构下方的沟道区中存在产生沟道应力的晶格位错线，晶格位错线与沟道成一定夹角。
- 一种减小电荷共享效应的CMOS器件及其制备方法-201110436842.8
- 黄如;谭斐;安霞;黄芊芊;杨东;张兴 - 北京大学
- 2011-12-23 - 2012-06-27 - H01L29/32
- 本发明公开了一种减小电荷共享效应的CMOS器件及其制备方法。本发明的CMOS器件在隔离区的正下方设置俘获载流子的附加隔离区。该附加隔离区的材料为多孔硅等，由于多孔硅是一种通过电化学阳极氧化单晶硅片形成的海绵状结构的功能材料，多孔硅的表面层内存在大量的微孔和悬挂键。这些缺陷会在多孔硅的禁带中央形成缺陷态，缺陷态可俘获载流子，导致电阻增大，且随着腐蚀电流密度的增大，孔隙率增大，多孔硅中的缺陷增多。本发明中利用多孔硅中缺陷态俘获载流子的特性可减小重离子引起的电荷共享效应，浅沟道隔离STI区和下方隔离区的形成只需要一次光刻，工艺简单，且可以极大地提高集成电路的抗辐射性能。
- 半导体装置及其制造方法-200710110267.6
- 井上雅规 - 三菱电机株式会社
- 2007-06-08 - 2008-04-09 - H01L29/32
- 本发明提供一种可将二极管的pn结的耐压特性的变化抑制得较小并能够进行最佳的载流子寿命的控制的半导体装置。在半导体装置(1)的n型半导体衬底(2)的上主面附近，在低浓度n型杂质层(3)与p型扩散区域(5)的界面上形成有pn结。在该半导体装置(1)的上主面上载置由吸收体构成的掩模(15)并进行电子束照射，然后进行热处理。其结果是，晶格缺陷密度的峰值为n型半导体衬底(2)的上主面附近，晶格缺陷密度以朝向下主面递减的方式分布。由此，能够得到将二极管的pn结的耐压特性的变化抑制得较小并能够进行最佳的载流子寿命的控制的半导体装置。
- 半导体元件及其制造方法-200480009473.2
- R·巴特梅斯;H·－J·舒尔泽 - 欧佩克欧洲功率半导体有限责任公司
- 2004-03-29 - 2006-05-10 - H01L29/32
- 本发明涉及一种用于制造半导体元件的方法，该方法包括下列方法步骤：在使用连接电极(40)作为掩膜的情况下利用高能粒子照射半导体本体(100)的正面(101)，以便在该半导体本体(100)中产生用于重组第一和第二导电类型的载流子的重组中心(80A、80B)。
- 专利分类
