“申靖浩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]一种具有非对称结构的晶体管及其制造方法-CN202310812142.7在审
发明人： 申靖浩;李南照 -专利权人：深圳市驭灿科技有限公司
申请日： 2023-07-04 - 公布日： 2023-10-10 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及晶体管技术领域，尤其涉及一种具有不对称结构的晶体管，该方法包括：硅晶圆，以及设置在所述硅晶圆上的栅极结构、源极结构和漏极结构，且所述栅极结构位于所述源极结构和所述漏极结构之间；所述栅极结构包括栅极氧化层、第一栅极层和第二栅极层，所述栅极氧化层位于所述硅晶圆之上，所述第一栅极层位于所述栅极氧化层之上，所述第二栅极层位于所述第一栅极层之上，其中，所述第一栅极层的长度与所述栅极氧化层的长度一致，所述第二栅极层的长度大于所述第一栅极层的长度。该晶体管实现其非对称结构，简化制造过程中的杂质注入工艺，形成精细化的晶体管，达到晶体管的高压特性，还能满足SOC半导体制造需求。
一种具有对称结构晶体管及其制造方法

[发明专利]一种半导体结构及其制备方法-CN202110124315.7在审
发明人： 申靖浩;高建峰;刘卫兵;白国斌;李俊杰 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-01-29 - 公布日： 2022-07-29 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种半导体结构，包括：半导体衬底，所述半导体衬底上具有沟槽和由所述沟槽隔离形成的多个有源区，所述沟槽的顶部具有台阶；浅沟槽隔离结构，其包括内侧墙和绝缘材料层，其中，所述内侧墙形成于所述台阶上；所述绝缘材料层填充于所述沟槽中。本发明形成的半导体结构性能良好，减少电流泄漏现象的发生，有利于提高器件密度和集成度。
一种半导体结构及其制备方法

[发明专利]一种反熔丝存储单元及其写入方法和读取方法、电子设备-CN202011606730.8在审
发明人：李相惇;安佑松;申靖浩;赵劼;杨涛;张欣 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-28 - 公布日： 2022-07-01 - 主分类号： H01L27/112 文献下载
摘要：本公开提供了一种反熔丝存储单元及其写入方法和读取方法、电子设备。其中，该反熔丝存储单元包括半导体基底、栅氧化层、字线和位线等。半导体基底上形成有晶体管，本公开一个反熔丝存储单元只包含一个晶体管。晶体管包括栅极、源极和漏极。栅氧化层处于半导体基底与栅极之间，栅氧化层的厚度为一个固定值，即整个栅氧化层的厚度不随位置的变化而变化。字线与栅极连接，位线与源极和漏极连接。本公开的反熔丝最小存储单元只需使用一个晶体管，占据的空间更小。因此，本公开提供的技术方案有助于半导体器件的集成化和小尺寸要求，提高了数据存储密度，具有非常广阔的市场前景。本公开能够明显降低加工难度和成本，提高产品良率。
一种反熔丝存储单元及其写入方法读取电子设备

[发明专利]反熔丝存储单元及其数据写入方法和读取方法、电子设备-CN202011606747.3在审
发明人：李相惇;申靖浩;赵劼;杨涛;张欣 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-28 - 公布日： 2022-07-01 - 主分类号： G11C17/16 文献下载
摘要：本公开提供了反熔丝存储单元及其数据写入方法和读取方法、电子设备。该反熔丝存储单元可包括半导体基底、栅氧化层、第一位线、第二位线及字线。半导体基底上形成有晶体管，一个反熔丝存储单元具有一个晶体管，晶体管包括栅极、源极及漏极。栅氧化层设置于半导体基底与栅极之间。第一位线与源极连接，第二位线与漏极连接，这两条位线可分别用于数据写入和数据读取。字线与栅极连接。本公开可在一个反熔丝存储单元上使用两根位线，以使采用本公开技术方案的半导体器件具有更高的良率和可信赖度。本公开可以明显降低反熔丝存储单元的加工难度，并能够进一步缩小反熔丝存储单元的尺寸，具有非常广阔的市场前景。
反熔丝存储单元及其数据写入方法读取电子设备

[发明专利]半导体结构及其制备方法-CN202011554953.4在审
发明人： 申靖浩;李俊杰;周娜;李琳;王佳 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L23/522 文献下载
摘要：本申请涉及半导体技术领域，具体涉及半导体结构及其制备方法，包括：半导体衬底；N层间隔设置的金属互连线,N为≥3的正整数；至少一个贯通插塞；所述N层金属互连线至少有三层互连线在高度方向上具有相互重叠部分，所述贯通插塞贯穿位于中间的互连线，并且至少三层互连线通过所述贯通插塞相互电连接。通过贯通插塞贯通连接多层金属互连线，使得工艺简单化，此外，还减少了不必要的金属互连线形成区域以及不必要过孔的占用空间，改善了工艺不良以及提高了器件的集成度，大大降低了器件的尺寸。
半导体结构及其制备方法

[发明专利]半导体器件中不同沟道长度的晶体管形成方法-CN202011434977.6在审
发明人： 申靖浩;李俊杰;周娜 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-10 - 公布日： 2022-06-14 - 主分类号： H01L21/8234 文献下载
摘要：本申请公开了一种半导体器件中不同沟道长度的晶体管形成方法，包括：提供一半导体衬底，半导体衬底内包括多个被浅沟槽隔离结构隔离开的有源区；在各个需要形成凹槽的有源区的栅极位置处形成凹槽；在半导体衬底上依次沉积栅介质层、栅电极层，所述栅介质层覆盖每个有源区表面以及每个凹槽表面，所述栅电极层覆盖所述栅介质层的表面；对所述栅电极层和所述栅介质层进行刻蚀，以在每个有源区的栅极位置处形成栅极；在每个有源区的栅极侧壁形成侧墙，并在栅极两侧的半导体衬底中进行离子注入，以形成源漏极。本申请方案不需要复杂的工艺，既可以在半导体器件中形成不同沟道长度的晶体管，又对半导体器件中栅极的尺寸没有影响。
半导体器件不同沟道长度晶体管形成方法

[发明专利]动态随机存取存储器单元结构-CN202011439150.4在审
发明人： 申靖浩;李俊杰;周娜 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-10 - 公布日： 2022-06-14 - 主分类号： H01L27/108 文献下载
摘要：本申请公开了一种动态随机存取存储器单元结构，包括有源区、字线、位线、和并联的两个电容器，所述有源区与所述字线组成场效应晶体管，有源区之一与所述位线电连接，有源区的另一个与所述两个电容器的一端相连接，所述两个电容器的另一端分别连接接地端。本申请实施例提供的动态随机存取存储器单元结构，并联的两个电容器并列配置，能够确保高电容特性，能够确保动态随机存取存储器单元结构所需的电容值，并且两个电容器分别位于场效应晶体管的上方和下方，优化了工艺结构，确保动态随机存取存储器单元结构保持一个较小的尺寸。
动态随机存取存储器单元结构

[发明专利]半导体结构及其制备方法-CN202011065501.X在审
发明人： 申靖浩;高建峰;李俊杰;周娜;刘卫兵 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H01L23/522 文献下载
摘要：本申请涉及半导体技术领域，具体涉及半导体结构及其制备方法，包括：半导体衬底；N层间隔设置的金属互连线,N为≥3的正整数；所述N层金属互连线至少包括第一互连线、第二互连线和第三互连线；所述第一互连线和第三互连线通过过孔接触件相连接，所述过孔接触件贯穿所述第二互连线。通过形成1个过孔贯通多层金属互连线，即可将下部特定的某层金属互连线连接，使得工艺简单化，此外，还减少了不必要的金属互连线形成区域以及不必要过孔的占用空间，改善了工艺不良以及提高了器件的集成度，大大降低了器件的尺寸。
半导体结构及其制备方法

[发明专利]半导体器件及其金属硅化物分离结构制造方法-CN202010596845.7在审
发明人： 申靖浩;熊文娟;蒋浩杰;李亭亭;罗英 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-06-28 - 公布日： 2020-11-06 - 主分类号： H01L27/092 文献下载
摘要：本申请公开了一种半导体器件及其金属硅化物分离结构的制造方法，包括：提供一包括第一NMOS器件区和PMOS器件区的半导体衬底；在PMOS器件区上形成第一阻挡层，以露出第一NMOS器件区；在露出的第一NMOS器件区的表面形成第一金属硅化物层；在第一NMOS器件区上形成第二阻挡层，以露出PMOS器件区；在露出的PMOS器件区的表面形成第二金属硅化物层。通过使用两次阻挡层，选择性的分离NMOS器件区和PMOS器件区，使得能够在第一NMOS器件区和PMOS器件区的表面形成具备不同的表面电阻的金属硅化物结构。
半导体器件及其金属硅分离结构制造方法

[发明专利]DRAM存储单元及其制造方法、存储单元阵列、芯片-CN202010596962.3在审
发明人： 申靖浩;李俊杰;周娜;殷华湘 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-06-28 - 公布日： 2020-11-03 - 主分类号： H01L27/108 文献下载
摘要：本公开提出一种DRAM存储单元及其制造方法、存储单元阵列、芯片，该DRAM存储单元包括电容器和鳍式场效应晶体管；鳍式场效应晶体管的第一源/漏区与电容器的第一电极连接。该存储单元阵列包括沿第一方向设置的多条位线和沿与第一方向交叉的第二方向设置的多条字线；多个DRAM存储单元；每个DRAM存储单元的栅电极均连接字线，每个DRAM存储单元的第二源/漏区均连接位线。本公开将鳍式场效应晶体管应用于DRAM，将栅电极形成于半导体衬底表面上，增加沟道长度，减少短沟道效应，方便制作，利于控制栅氧化层厚度，降低漏电发生率。制造栅电极的过程受微细化尺寸影响小，减少因制作的栅电极不合格导致存储单元不可用的情况。
dram 存储单元及其制造方法阵列芯片

[发明专利]一种半导体结构及其制造方法、半导体器件、芯片-CN202010269628.7在审
发明人： 申靖浩;高建峰;刘卫兵;孔真真 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-04-08 - 公布日： 2020-08-21 - 主分类号： H01L23/48 文献下载
摘要：本公开提供了半导体结构及其制造方法、半导体器件、芯片，半导体结构，包括：半导体基底，位于半导体基底之上的介质层，嵌入于介质层当中的至少两个凹槽，凹槽中至少有两个具有不同的深度，以及凹槽中的金属层；半导体器件，包括上述的半导体结构；芯片，包括上述的半导体器件；制造方法包括如下步骤；提供半导体基底以及上面的层间介质层；刻蚀层间介质层，以形成两个以上凹槽，凹槽中至少有两个具有不同的深度；在凹槽中填充金属层。本公开能够解决现有半导体结构无法满足细微尺寸的电路结构图形设计问题，提高半导体器件的可靠性。
一种半导体结构及其制造方法半导体器件芯片

1
共 11 条