[发明专利]改良的电荷俘获型存储器在审
| 申请号： | 201911073823.6 | 申请日： | 2019-11-05 |
| 公开（公告）号： | CN110783343A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 徐彦楠;毕津顺;习凯;季兰龙;刘明 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L27/11568 | 分类号： | H01L27/11568;H01L29/423 |
| 代理公司： | 11021 中科专利商标代理有限责任公司 | 代理人： | 吴梦圆 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供一种改良的电荷俘获型存储器，自上而下包括：金属栅；第一阻挡层，用于防止电荷从栅极泄漏；第一俘获层，用于存储电荷；隧穿层；第二俘获层，用于存储电荷；第二阻挡层，用于防止电荷从衬底泄漏；衬底，其边缘处设置有源极，以及漏极，衬底接地；通过上下两层阻挡层的设置，使其成为具有高速，低功耗，且与CMOS工艺兼容的高可靠性存储器结构。 | ||
| 搜索关键词： | 阻挡层 衬底 存储电荷 电荷 俘获层 电荷俘获型存储器 存储器结构 高可靠性 上下两层 栅极泄漏 接地 边缘处 低功耗 金属栅 隧穿层 漏极 源极 泄漏 兼容 改良 | ||
【主权项】：
1.一种改良的电荷俘获型存储器，自上而下包括：/n金属栅(1)；/n第一阻挡层(2)，用于防止电荷从栅极泄漏；/n第一俘获层(3)，用于存储电荷；/n隧穿层(4)，用于电荷能够通过隧穿效应在第一俘获层和第二俘获层之间移动；/n第二俘获层(5)，用于存储电荷；/n第二阻挡层(6)，用于防止电荷从衬底泄漏；/n衬底，其边缘处设置有源极(7)，以及漏极(8)，衬底接地。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911073823.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件的制作方法
- 下一篇：薄膜晶体管基板和薄膜晶体管基板的制造方法
- 同类专利
- 改良的电荷俘获型存储器-201911073823.6
- 徐彦楠;毕津顺;习凯;季兰龙;刘明 - 中国科学院微电子研究所
- 2019-11-05 - 2020-02-11 - H01L27/11568
- 本公开提供一种改良的电荷俘获型存储器，自上而下包括：金属栅；第一阻挡层，用于防止电荷从栅极泄漏；第一俘获层，用于存储电荷；隧穿层；第二俘获层，用于存储电荷；第二阻挡层，用于防止电荷从衬底泄漏；衬底，其边缘处设置有源极，以及漏极，衬底接地；通过上下两层阻挡层的设置，使其成为具有高速，低功耗，且与CMOS工艺兼容的高可靠性存储器结构。
- 闪存器件的形成方法-201911057262.0
- 田伟思;邹荣;张金霜;王奇伟;陈昊瑜 - 上海华力微电子有限公司
- 2019-10-30 - 2020-02-07 - H01L27/11568
- 在本发明提供的闪存器件的形成方法中，在所述栅极结构的侧面和顶面以及所述半导体衬底表面依次形成第一介质层、第二介质层和第三介质层，通过先去除所述栅极结构顶面和所述半导体衬底表面的所述第三介质层，将所述第二介质层暴露出来，再通过湿法刻蚀去除暴露出的所述第二介质层。湿法刻蚀的选择比较高，易于控制，能够仅去除暴露出的所述第二介质层；由此能够避免对所述半导体衬底的刻蚀损伤，提高器件的性能。
- 半导体器件及其制造方法-201910521429.8
- 井上真雄;门岛胜;川嶋祥之;山川市朗 - 瑞萨电子株式会社
- 2019-06-17 - 2020-01-24 - H01L27/11568
- 本公开的实施例涉及半导体器件及其制造方法。一种作为非易失性存储器单元的存储器单元包括栅极电介质膜，其具有能够保持电荷的电荷存储层，以及存储器栅电极，其形成在栅极电介质膜上。电荷存储层包括绝缘膜，其包含铪、硅和氧插入层，其形成在绝缘膜上并且包含铝，以及绝缘膜，其形成在插入层上并且包含铪、硅和氧。
- 可变电阻非易失性存储器装置-201910567771.1
- 殷圣豪;姜大焕;金成元;金英培;元硕载 - 三星电子株式会社
- 2019-06-27 - 2020-01-24 - H01L27/11568
- 提供了一种可变电阻非易失性存储器装置，其包括：半导体基底；第一导线，均在半导体基底上沿与半导体基体垂直的第一方向延伸，并在第二方向上间隔开。第二导线在第一导线的第一侧上沿与半导体基底平行的第二方向延伸，第三导线在第一导线的与第一侧相对的第二侧上沿第二方向延伸。第一非易失性存储器单元位于第一导线的第一侧上，并结合到第二导线和第一导线，第一非易失性存储器单元包括以第一序列布置的开关元件、可变电阻元件和电极。第二非易失性存储器单元位于第一导线的第二侧上，并结合到第三导线和第一导线，第二非易失性存储器单元包括以第二序列布置的开关元件、可变电阻元件和电极，第一序列和第二序列关于第一导线对称。
- 存储器及其形成方法-201910973293.4
- 余兴;蒋维楠 - 芯盟科技有限公司;浙江清华长三角研究院
- 2019-10-14 - 2020-01-17 - H01L27/11568
- 一种存储器及其形成方法，存储器包括：衬底，所述衬底具有相对的第一面和第二面；位于所述衬底内的若干光电存储区，每个所述光电存储区的满阱电荷数为第一电荷量Q1；位于所述第二面上的若干光源，且每个光源位于一个光电存储区上；位于所述第一面上的若干读取单元，且每个所述读取单元位于一个光电存储区上，所述读取单元的最低读取电荷数为第二电荷量Q2，所述Q1与所述Q2的比值大于或等于2。本发明有助于拓展所述存储器的应用领域。
- 一种基于氧化石墨烯量子点的三态电荷俘获存储器及其制备方法-201710777066.5
- 闫小兵;贾信磊;王宏;杨涛 - 河北大学
- 2017-09-01 - 2020-01-14 - H01L27/11568
- 本发明提供了一种基于氧化石墨烯量子点的三态电荷俘获存储器及其制备方法，所述存储器是在Si衬底上依次形成氧化物介质层和Pd电极膜层；所述氧化物介质层依次由形成于Si衬底上的二氧化硅隧穿氧化层、ZnO/GOQDs/ZnO电荷俘获层及二氧化硅阻挡氧化层构成，所述ZnO/GOQDs/ZnO电荷俘获层中的GOQDs为氧化石墨烯量子点层。本发明的存储器，呈现出稳定的三电容值状态。在±4V的操作电压下，呈现出1.86V的存储窗口。在10
- 一种嵌入式电荷俘获型存储器及其制备方法-201710777037.9
- 闫小兵;王宏 - 河北大学
- 2017-09-01 - 2020-01-14 - H01L27/11568
- 本发明提供了一种嵌入式电荷俘获型存储器及其制备方法，其是在Si衬底上依次形成有SiO
- 分栅式闪存技术中的叉指电容器及其形成方法-201610842651.4
- 陈宛桢;王驭熊;陈汉誉 - 台湾积体电路制造股份有限公司
- 2016-09-23 - 2019-12-27 - H01L27/11568
- 本公开的实施例涉及能够与分栅式闪存单元一起形成并且提供每单位面积高电容的叉指电容器及其形成方法。在一些实施例中，该叉指电容器具有设置在半导体衬底的上表面内的阱区。多个沟槽从该半导体衬底的上表面垂直延伸至阱区内的位置处。下部电极布置在多个沟槽内。该下部电极通过沿多个沟槽的内表面布置的电荷捕获介电层与阱区分隔开。多个上部电极在通过电荷捕获介电层与下部电极横向分隔开以及通过第一介电层与阱区垂直分隔开的位置处布置在半导体衬底上方。
- 具有源极结构的三维存储设备和用于形成其的方法-201980001770.9
- 徐文祥;徐伟;黄攀;严萍;霍宗亮;周文斌;夏季 - 长江存储科技有限责任公司
- 2019-08-13 - 2019-12-27 - H01L27/11568
- 提供了用于形成三维(3D)存储设备的结构和方法的实施例。在一示例中，3D存储设备包括存储叠层、多个沟道结构和源极结构。存储叠层在衬底之上并且包括交错的多个导体层和多个绝缘层。源极结构包括多个源极接触部，以及多个源极接触部中的两个邻近源极接触部是通过连接层互相导电地连接的。连接层的一对第一部分在多个源极接触部中的两个邻近源极接触部之上，以及连接层的第二部分在多个源极接触部中的两个邻近源极之间。连接层的该对第一部分的顶表面与连接层的第二部分的顶表面共面。
- 垂直存储器装置及其制造方法-201910289024.6
- 尹壮根;李载惪 - 三星电子株式会社
- 2019-04-11 - 2019-12-24 - H01L27/11568
- 提供了一种垂直存储器装置及其制造方法，所述垂直存储器装置包括：基底，具有沟槽结构；栅电极，位于基底上，栅电极在与基底的上表面基本垂直的第一方向上彼此分隔开；沟道，所述沟道包括竖直部分和水平部分，竖直部分沿第一方向延伸穿过栅电极，水平部分在沟槽结构中在与基底的上表面基本平行的第二方向上延伸，水平部分连接竖直部分；外延层，位于基底的第一部分上并且连接到沟道的水平部分，基底的第一部分沿第二方向与栅电极的端部相邻。
- 一种3D NAND器件中沟道层的形成方法及晶圆盒结构-201710772366.4
- 王秉国;王家友;万先进;吴关平;吴俊;郁赛华;蒲浩 - 长江存储科技有限责任公司
- 2017-08-31 - 2019-12-13 - H01L27/11568
- 本发明实施例提供一种3D NAND器件中沟道层的形成方法，该方法包括：提供衬底，所述衬底上形成有堆叠层、所述堆叠层中的沟道孔以及所述沟道孔内壁上的电荷捕获层，所述堆叠层由氮化硅层和氧化硅层交替层叠而成，在沟道孔的侧壁上形成第一多晶硅层，将所述形成有第一多晶硅层的衬底置于惰性气体环境或氮气环境中，在所述沟道孔中形成第二多晶硅层。该方法中，在形成第一多晶硅层之后、形成第二多晶硅层之前，将衬底置于惰性气体或氮气环境中，这样，可以有效抑制在进行第二多晶硅层生长前的等待过程中第一多晶硅层的自然氧化，减少了沟道层中氧化硅的占比，从而降低了沟道电阻，提高了器件的性能。
- 1.5T耗尽型SONOS非挥发性存储器及其制造方法-201710768034.9
- 许昭昭;钱文生;胡君 - 上海华虹宏力半导体制造有限公司
- 2017-08-31 - 2019-12-10 - H01L27/11568
- 本发明公开了一种1.5T耗尽型SONOS非挥发性存储器，存储管和选择管共用同一N型掺杂的沟道区；存储管和选择管的多晶硅栅之间通过侧墙隔离；沟道由被存储管的第一多晶硅栅覆盖第一部分沟道和被选择管的第二多晶硅栅覆盖的第二部分沟道串联形成；第一多晶硅栅为N+掺杂，使形成第一部分沟道的阈值电压低于0V；第二多晶硅栅为P+掺杂，利用P+掺杂的功函数更大的特征，使形成第二部分沟道的阈值电压提高到大于0V，从形成存储管为耗尽型以及选择晶体管为增强型的结构，通过共用的沟道注入来提高沟道的均匀性和一致性。本发明还公开了一种1.5T耗尽型SONOS非挥发性存储器的制造方法。本发明能简化工艺并提高器件的性能。
- 存储器及其制作方法-201910651171.3
- 姚兰 - 长江存储科技有限责任公司
- 2019-07-18 - 2019-11-15 - H01L27/11568
- 本发明实施例公开了一种存储器及其制作方法，所述存储器的制作方法包括：形成包括层叠设置的第一介质层和第二介质层的堆叠结构；在预设反应条件下，利用刻蚀剂去除所述堆叠结构中的第二介质层，产生第一产物；其中，所述刻蚀剂与所述第一介质层的化学反应为惰性，所述第一产物为气态或液态；排出所述第一产物，以基于所述第二介质层的形貌，在所述堆叠结构中形成间隙。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
