[发明专利]一种制作14nm节点后段制程32nm线宽金属的方法在审
| 申请号： | 201910938330.8 | 申请日： | 2019-09-30 |
| 公开（公告）号： | CN110718506A | 公开（公告）日： | 2020-01-21 |
| 发明（设计）人： | 毛永吉;叶荣鸿;刘立尧;张瑜;胡展源 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 31211 上海浦一知识产权代理有限公司 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种制作14nm节点后段制程32nm线宽金属的方法，提供用于制作后段金属线的半导体结构，该半导体结构至少包括碳涂层以及位于碳涂层上的中间层；在中间层上形成光阻层并按照版图对所述光阻层进行曝光；利用显影液对曝光后的光阻层进行显影，显影后的光阻与其接触区的所述中间层反应，形成上窄下宽的凹槽；利用位于半导体结构上的凹槽刻蚀形成14nm节点后段制程32nm线宽金属。本发明利用改性底部抗反射层成分使其能与显影后的光阻接触区域反应，形成光阻底部内凹结构，从而减小金属线纵向的收缩，达到横纵收缩均匀性提升，减小通孔与金属线错位的缺陷并且增大芯片有效使用面积。 | ||
| 搜索关键词： | 半导体结构 光阻层 金属线 中间层 光阻 显影 后段制程 碳涂层 减小 线宽 底部抗反射层 有效使用面积 金属 收缩均匀性 曝光 接触区域 内凹结构 上窄下宽 接触区 显影液 改性 后段 刻蚀 通孔 制作 收缩 错位 芯片 | ||
【主权项】：
1.一种制作14nm节点后段制程32nm线宽金属的方法，其特征在于，该方法至少包括以下步骤：/n步骤一、提供用于制作后段金属线的半导体结构，该半导体结构至少包括碳涂层以及位于所述碳涂层上的中间层；/n步骤二、在所述中间层上形成光阻层并按照版图对所述光阻层进行曝光；/n步骤三、利用显影液对曝光后的所述光阻层进行显影，显影后的光阻与其接触区的所述中间层反应，形成上窄下宽的凹槽；/n步骤四、利用位于所述半导体结构上的所述凹槽刻蚀形成14nm节点后段制程32nm线宽金属。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910938330.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其制作方法
- 下一篇：LED晶片的加工方法
- 同类专利
- 电子装置及其制备方法-201810876651.5
- 许博云;高克毅;曾嘉平 - 群创光电股份有限公司
- 2018-08-03 - 2020-02-14 - H01L21/768
- 本发明提供一种电子装置及其制备方法，其中，电子装置的制备方法包括下列步骤：提供基板；形成金属层于基板上，金属层具有第一表面；形成第一绝缘层于金属层上；形成第二绝缘层于第一绝缘层上；刻蚀第一绝缘层与第二绝缘层以形成接触孔，且接触孔暴露部分的第一表面；用溶液清洗接触孔所暴露的部分的第一表面；以及形成透明导电层于第二绝缘层上，且透明导电层与金属层电性连接。
- 金属钨的填充方法-201910999534.2
- 詹侃;胡凯;李远;万先进 - 长江存储科技有限责任公司
- 2019-10-21 - 2020-02-14 - H01L21/768
- 本发明属于半导体设计及制造领域，本发明提供一种金属钨的填充方法，方法包括步骤：于开口的侧壁形成氮化钨钝化层；以及于所述开口中进行金属钨填充。本发明在金属钨填充过程中特别插入了氮化钨钝化层。由于金属钨在钨种子层和氮化钨钝化层表面的生长具有显著不同的沉积速率，本发明利用氮化钨钝化层对金属钨的进一步生长具有的钝化作用，促使金属钨的后续沉积产生一定的迟滞时间。本发明通过在金属钨填充过程插入的特征氮化钨钝化层，使得结构内外侧产生迟滞强度差异，可以显著增强金属钨的填充效果，实现金属钨的完全填充，避免结构内部孔隙等缺陷的产生，并大大提高了填充工艺的可调节能力。
- 半导体结构的形成方法-201910276622.X
- 何信颖;池芳仪;黄惠琪;陈科维 - 台湾积体电路制造股份有限公司
- 2019-04-08 - 2020-02-11 - H01L21/768
- 本公开涉及一种半导体结构的形成方法。装置的导电结构中的多重金属化方案，采用第一金属层中的离子布植，使第一金属层的一部分可溶于湿式清洁剂。接着以湿式清洁工艺移除可溶部分，再沉积第二金属层于第一金属层上。第二离子布植可形成额外层于第二金属层中，而额外层可用于产生第二金属层溶于湿式清洁剂的可控部分。可由湿式清洁工艺移除第二金属层的可溶部分。可重复沉积金属层、布植离子、与移除可溶部分的工艺，直到提供所需数目的金属层。
- 集成电路装置的形成方法-201910281684.X
- 吴旭升 - 台湾积体电路制造股份有限公司
- 2019-04-09 - 2020-02-11 - H01L21/768
- 此处公开改善集成电路装置效能所用的源极/漏极接点间隔物与其形成方法。该方法包括蚀刻层间介电层以形成源极/漏极接点开口，其露出源极/漏极结构上的接点蚀刻停止层。沉积源极/漏极接点间隔物层，以部分地填入源极/漏极接点开口并覆盖层间介电层与露出的接点蚀刻停止层。蚀刻源极/漏极接点间隔物层与接点蚀刻停止层，延伸源极/漏极接点开口以露出源极/漏极结构。蚀刻步骤形成源极/漏极接点间隔物。方法包含形成源极/漏极接点至延伸的源极/漏极接点开口中露出的源极/漏极结构。源极/漏极接点形成于源极/漏极接点间隔物上，并填入延伸的源极/漏极接点开口。在形成源极/漏极接点之前，可形成硅化物结构于露出的源极/漏极结构上。
- 具有对称的导电互连图案的半导体器件-201910385004.9
- 河泰政 - 爱思开海力士有限公司
- 2019-05-09 - 2020-02-11 - H01L21/768
- 本发明公开了具有对称的导电互连图案的半导体器件。半导体器件可以包括：下层间电介质层，在下层间电介质层之上的导电互连图案结构和填充图案，以及在导电互连图案结构和填充图案之上的上层间电介质层。每个导电互连图案结构可以包括在其中部的中间图案、在中间图案的第一侧表面上的第一导电互连图案以及在中间图案的第二侧表面上的第二导电互连图案。第一导电互连图案和第二导电互连图案可以具有彼此对称的结构。
- 半导体装置结构的形成方法-201910589961.3
- 龚俊豪;张智桀;廖高锋;黄惠琪;陈科维 - 台湾积体电路制造股份有限公司
- 2019-07-02 - 2020-02-11 - H01L21/768
- 提供半导体装置结构的形成方法。方法包含在基底上形成第一金属层，在第一金属层上形成介电层。方法包含在介电层内形成沟槽，以及实施表面处理工艺以在沟槽的侧壁表面上形成疏水层。疏水层是形成在介电层的侧壁表面上。方法还包含在沟槽内和疏水层上沉积金属材料以形成导孔结构。
- 半导体装置-201910671212.5
- 金埈宽;朴在花;安商燻 - 三星电子株式会社
- 2019-07-24 - 2020-02-11 - H01L21/768
- 一种半导体装置可包括第一金属间电介质(IMD)层、第一IMD层上的第一阻挡层、金属布线和第二阻挡层。第一金属间电介质(IMD)层可形成在衬底上，第一IMD层可包括介电常数低于氧化硅的介电常数的低k材料。第一阻挡层可形成在第一IMD层上。第一阻挡层可包括介电常数高于第一IMD层的介电常数的氧化物。金属布线可穿过第一IMD层和第一阻挡层。第二阻挡层可形成在金属布线和第一阻挡层上。第二阻挡层可包括氮化物。第一阻挡层和第二阻挡层可减少或防止气体排出，从而半导体装置可具有良好特性。
- 制造半导体结构的方法-201910683401.4
- 许志修;杨棋铭;徐子正 - 台湾积体电路制造股份有限公司
- 2019-07-26 - 2020-02-11 - H01L21/768
- 本发明实施例涉及一种制造半导体结构的方法，其包含：将衬底从第一加载锁腔室加载到第一处理腔室中；在所述第一处理腔室中在所述衬底上方安置导电层；将所述衬底从所述第一处理腔室加载到所述第一加载锁腔室中；将所述衬底从所述第一加载锁腔室加载到封壳中，所述封壳填充有惰性气体且安置于所述第一加载锁腔室与第二加载锁腔室之间；将所述衬底从所述封壳加载到所述第二加载锁腔室中；将所述衬底从所述第二加载锁腔室加载到第二处理腔室中；在所述第二处理腔室中在所述导电层上方安置导电部件；将所述衬底从所述第二处理腔室加载到所述第二加载锁腔室中；以及将所述衬底从所述第二加载锁腔室加载到第二加载端口中。
- 增材制造的可编程电阻跳线-201910687093.2
- P·M·埃莫森;B·S·库克 - 德克萨斯仪器股份有限公司
- 2019-07-29 - 2020-02-11 - H01L21/768
- 本申请公开增材制造的可编程电阻跳线。第一导电布线结构(220)电连接到第一电子部件(208)。第二导电布线结构(220)电连接到第二电子部件(210)。增材沉积工艺将材料(224)沉积在经处理的晶圆(200)的表面上方以形成导电或电阻结构，该导电或电阻结构从第一导电布线结构(220)的部分延伸到第二导电布线结构(220)的部分，以配置包括第一和第二电子部件(208、210)的电路。
- 一种晶圆的保护结构及保护方法-201911053753.8
- 邓朋;徐猛;罗辉 - 长江存储科技有限责任公司
- 2019-10-31 - 2020-02-11 - H01L21/768
- 本发明提供了一种晶圆的保护结构及保护方法，包括：提供待保护晶圆，晶圆包括多个芯片单元，芯片单元在晶圆的第一表面设置有多个金属衬垫，晶圆的第二表面具有多个通孔，第二表面和第一表面相对设置，通孔与金属衬垫对应设置，且通孔暴露出金属衬垫朝向第二表面一侧的表面；在晶圆的第二表面上形成隔绝膜，隔绝膜至少覆盖在金属衬垫朝向第二表面一侧的表面。在形成暴露出金属衬垫的通孔之后，在形成金属布线层之前，在晶圆的第二表面上形成隔绝膜，由于隔绝膜可以将金属衬垫与环境中的强腐蚀性离子和水隔绝，因此，可以避免金属衬垫被环境中的强腐蚀性离子和水腐蚀，从而消除或减少了金属衬垫中的晶体缺陷，进而可以提升晶圆的良率和可靠性。
- 一种半导体器件及其制作方法-201911070168.9
- 胡杏;刘天建 - 武汉新芯集成电路制造有限公司
- 2019-11-05 - 2020-02-11 - H01L21/768
- 本申请提供一种半导体器件及其制作方法，所述半导体器件制作方法，在需要进行晶背减薄的第一半导体中，设置隔离结构，所述隔离结构为第三绝缘层，隔离结构至少位于第一导电层和第二导电层的上方，且其中一个表面与第一半导体的第一衬底朝向第一绝缘层的表面齐平，也即通过深沟槽隔离先将TSV通孔需要刻蚀的区域填充第三绝缘层，采用深沟槽隔离代替浅沟槽隔离，在增强了器件之间的隔离作用基础上，一方面，可以省略高介电常数层的使用，避免高介电常数层带来的较大应力，产生的缺陷，从而简化硅通孔技术工艺；另一方面，能够直接在深沟槽隔离结构的内部制作硅通孔，能够省略了多个工艺步骤，使得硅通孔技术工艺过程更加简单。
- 一种半导体器件及其制作方法和电子装置-201410398110.8
- 周鸣 - 中芯国际集成电路制造(上海)有限公司
- 2014-08-13 - 2020-02-11 - H01L21/768
- 本发明提供一种半导体器件及其制作方法和电子装置，所述制作方法包括：提供半导体衬底，在所述半导体衬底上形成多孔低k介电层，在所述多孔低k介电层内形成铜金属互连结构的沟槽和/或通孔；采用氦等离子处理所述多孔低k介电层暴露的表面；对所述多孔低k介电层暴露的表面执行氮等离子处理，以形成薄的氮化硅层；在所述铜金属互连结构的沟槽和/或通孔的底部和侧壁形成扩散阻挡层。根据本发明的制作方法，经过氦气等离子、氮等离子和氩气等离子处理，使多孔低k介电层具有平整光滑致密的表面，提高了与附着于其上的扩散阻挡层之间的粘附力，进而改善器件的可靠性和良率。同时采用上述方法所获得器件具有高的可靠性和良率。
- 半导体结构-201920441739.4
- 吴秉桓 - 长鑫存储技术有限公司
- 2019-04-02 - 2020-02-11 - H01L21/768
- 本实用新型实施例涉及一种半导体结构，包括：第一半导体单元以及位于第一半导体单元内的第一TSV结构，第一半导体单元顶部表面露出第一TSV结构；位于第一半导体单元顶部表面的层间接合层，层间接合层内具有互连结构，互连结构包括至少一层导电层，互连结构具有顶端和与所述顶端相对的底端，且第一TSV结构与所述互连结构的底端相接触；位于层间接合层表面的第二半导体单元，第二半导体单元与第一半导体单元分别位于层间接合层相对的两侧，第二半导体单元内具有第二TSV结构，第二TSV结构与互连结构的顶端相接触。本实用新型实施例提供的半导体结构的整体厚度薄，且有利于减小半导体结构的电阻值，改善半导体结构的性能。
- 接触孔结构的形成方法及该接触孔结构-201911052495.1
- 鲍宇 - 上海华力集成电路制造有限公司
- 2019-10-31 - 2020-02-04 - H01L21/768
- 本申请公开了一种接触孔结构的形成方法及该接触孔结构，包括：在介质层上形成凹槽；依次在凹槽的底部和侧壁形成扩散阻挡层和浸润层，浸润层的在形成的过程中在凹槽的开口处形成突起结构；对浸润层进行回刻蚀以去除突起结构；在扩散阻挡层和浸润层的表面沉积铜籽晶；在铜籽晶上形成铜层，该铜层填充凹槽；对凹槽外剩余的扩散阻挡层和铜层进行去除处理。本申请通过在接触孔的凹槽的底部和侧壁形成扩散阻挡层和浸润层后，对浸润层进行回刻蚀以去除突起结构，从而扩大了凹槽的开口尺寸，便于后续的导电材料填充，解决了因为浸润层的突起结构导致凹槽开口尺寸较小所带来的器件制造良率较低的问题，在一定程度上提高了器件制造的良率。
- 半导体器件的制作方法-201911191431.X
- 高林 - 长江存储科技有限责任公司
- 2019-11-28 - 2020-02-04 - H01L21/768
- 本发明涉及一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构具有键合层；在键合层上覆盖金属硬掩模层；图案化金属硬掩模层，形成金属硬掩模图案；以金属硬掩模图案为掩模在键合层中形成通孔；在金属硬掩模图案表面及通孔中覆盖互连材料；以及进行平坦化，平坦化去除键合层表面的金属硬掩模图案及互连材料，停留在键合层上，且保留通孔中的互连材料作为互连结构。
- 半导体装置及其制造方法和使用电脑设计其布局的方法-201611219689.2
- 吴於贝;魏圣轩;李莉渝;吴岱洋;陈殿豪;郑价言 - 台湾积体电路制造股份有限公司
- 2016-12-26 - 2020-02-04 - H01L21/768
- 本公开实施例提供一种半导体装置，包括设置于基板上方的第一层间介电层，金属导线，设置于第一层间介电层和金属导线上方的第二层间介电层，第一空气间隙和第二空气间隙。金属导线内嵌于第一层间介电层中，金属导线之间以第一间隙或第二间隙配置，第二间隙的长度大于第一间隙的长度。第一空气间隙，利用第二层间介电层形成，第一空气间隙形成于第一区域中，且夹设于以第一间隙配置的相邻两条金属导线之间。第二空气间隙，利用第二层间介电层形成，第二空气间隙形成于第二区域中，且夹设于以大于第一间隙的一间隙配置的相邻两条金属导线之间。没有相邻两条金属导线以小于第一间隙的一间隙配置。
- 半导体互连结构-201920439261.1
- 吴秉桓 - 长鑫存储技术有限公司
- 2019-04-02 - 2020-02-04 - H01L21/768
- 本公开提供一种半导体互连结构。半导体互连结构包括：第一半导体结构，上表面为第一介质层，第一介质层包括第一导电结构；第二半导体结构，键合于第一介质层，上表面为第二介质层；第二导电结构，位于第二介质层；第三导电结构，位于第二介质层的上表面；第四导电结构，下表面连接于第二导电结构，上表面连接于第三导电结构；第五导电结构，经过第一介质层和第二半导体结构，下表面连接于第一导电结构，上表面连接于第三导电结构；其中，第三导电结构、第四导电结构和第五导电结构通过同一次导电材料填充制程形成。本公开提供的半导体互连结构可以降低半导体互连结构的电阻、增强结构强度。
- 半导体互连结构-201920441995.3
- 吴秉桓 - 长鑫存储技术有限公司
- 2019-04-02 - 2020-02-04 - H01L21/768
- 本公开提供一种半导体互连结构。半导体互连结构包括：第一半导体结构，上表面为第一介质层，所述第一介质层包括第一导电结构；第二半导体结构，键合于所述第一介质层，上表面为第二介质层；第二导电结构，位于所述第二介质层；第三导电结构，经过所述第一介质层和所述第二半导体结构，下表面连接于所述第一导电结构，上表面连接于所述第二导电结构；其中，所述第二导电结构和所述第三导电结构通过同一次导电材料填充制程形成。本公开提供的半导体互连结构具有较低的电阻和较高的强度。
- 制造半导体器件的方法-201910653663.6
- 金汶根;朴在花;金埈宽;文孝贞;朴承钟;裵涩琪 - 三星电子株式会社
- 2019-07-18 - 2020-01-31 - H01L21/768
- 一种制造半导体器件的方法，包括：在衬底上形成第一布线层，所述第一布线层包括第一金属布线和包围所述第一金属布线的第一层间绝缘膜，在所述第一布线层上形成第一通孔层，所述第一通孔层包括与所述第一金属布线电连接的第一通孔和包围所述第一通孔的第二层间绝缘膜；并且在所述第一通孔层上形成第二布线层，所述第二布线层包括与所述第一通孔电连接的第二金属布线和包围所述第二金属布线的第三层间绝缘膜，其中，所述第三层间绝缘膜包含氘并且通过使用包含氘的第一气体和包含氢的第二气体的化学气相沉积而形成。
- 基于印刷与光刻结合方式的高精度柔性微电路加工方法-201910863482.6
- 王学文;王大朋;郑璐;卢乾波;黄维 - 西北工业大学
- 2019-09-12 - 2020-01-31 - H01L21/768
- 本发明公开了基于印刷与光刻结合方式的高精度柔性微电路加工方法，包括以下步骤：旋涂光刻胶，光刻，对准印刷，去除光刻胶，后处理。本发明中由于采用基于印刷与光刻结合方式的高精度柔性电极加工技术，使用印刷技术在衬底上印刷导电膜，使加工工艺简化、成本大幅降低，使印刷工艺的分辨率提高到光刻水平，使得可用于加工柔性电极的材料种类大幅增加。印刷工艺可在室温下进行，对于许多对温度敏感的柔性基底也可满足加工条件要求。同时，印刷工艺在常温常压下就可以进行，对工作环境要求低，工业上可以建立“旋涂光刻胶‑前烘‑光刻‑显影‑后烘‑印刷镀膜‑去胶‑后处理”这一流水线作业模式来加工高精度柔性电极，可大幅提高加工效率。
- 研磨方法-201911012749.7
- 杨一凡;高志强 - 武汉新芯集成电路制造有限公司
- 2019-10-23 - 2020-01-31 - H01L21/768
- 本发明提供了一种研磨方法，包括：提供一半导体器件，包括衬底、绝缘层、沟槽、阻挡层和导电层；采用第一研磨剂研磨所述导电层直至露出所述阻挡层，位于所述沟槽中的所述导电层的表面相对于所述绝缘层的表面更靠近所述衬底；采用对所述绝缘层/导电层高选择比的第二研磨剂研磨所述阻挡层和所述绝缘层；采用第三研磨剂研磨所述绝缘层和所述导电层，使位于所述沟槽中的所述导电层的表面与所述绝缘层的表面的高度差小于等于所述半导体器件用于键合时允许的不平整度的最大值。通过引入对所述绝缘层/导电层高选择比的第二研磨剂进行粗研磨调整，以及第三研磨剂精细研磨调整，使所述半导体器件达到键合平整度要求。
- 半导体器件的制造方法及半导体器件-201810784633.4
- 张海洋;钟伯琛;祖英博 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-07-17 - 2020-01-24 - H01L21/768
- 本发明提供一种半导体器件的制造方法及半导体器件，所述半导体器件的制造方法，通过回刻蚀去除部分厚度的第一导电结构形成回刻蚀槽，来增大所述第一导电结构与上方的第二导电结构之间的覆盖层的厚度(即增大了被覆盖层间隔开的第一导电结构和第二导电结构之间的距离)，进而减小寄生电容，同时通过对所述回刻蚀槽的顶角进行圆角化，来增大覆盖层的粘附性以及在回刻蚀槽侧壁和底壁上的厚度均一性，进而降低第一导电结构和第二导电结构之间的接触电阻，由此降低了RC延迟，提高了器件性能；所述半导体器件包括具有圆角化的开口的层间介质层、填充在所述开口中且顶面低于所述层间介质层的顶面的第一导电结构、覆盖层以及第二导电结构。
- 半导体器件制作方法以及半导体器件-201810989689.3
- 赵长林;刘天建;胡胜;丁振宇 - 武汉新芯集成电路制造有限公司
- 2018-08-28 - 2020-01-24 - H01L21/768
- 本发明提供一种半导体器件制作方法以及半导体器件，先执行光刻及刻蚀工艺形成贯穿第一衬底、第一介质层和部分厚度的第二介质层的第一开孔，再执行光刻及刻蚀工艺形成贯穿所述第一衬底和部分厚度的第一介质层的第二开孔，随后执行无掩膜刻蚀工艺，以暴露所述第一开孔下方的第二金属层和第二开孔下方的部分所述第一金属层，最后形成互连层，实现两晶圆间的金属互连。本发明只需采用两道光罩即可形成第一开孔和第二开孔，并实现第一金属层和第二金属层的互连，简化了工艺，并降低了生产成本。
- 具有气隙的半导体器件以及用于制造其的方法-201910333656.8
- 金赞培;朴相洙;李泰赫 - 爱思开海力士有限公司
- 2019-04-24 - 2020-01-21 - H01L21/768
- 本申请公开了具有气隙的半导体器件以及用于制造其的方法。一种用于制造半导体器件的方法包括：在衬底之上形成第一导电结构；在第一导电结构的两个侧壁上形成包括非共形牺牲间隔件层的多层间隔件；形成与第一导电结构相邻的第二导电结构，其间具有多层间隔件；通过去除非共形牺牲间隔件层来形成气隙；形成覆盖第二导电结构和气隙的覆盖层；通过刻蚀覆盖层来形成暴露第二导电结构的顶表面的开口；以及在开口中形成耦接至第二导电结构的导电焊盘。
- 半导体结构及其制作方法-201910859763.4
- 吴铁将;施信益 - 美光科技公司
- 2016-02-24 - 2020-01-21 - H01L21/768
- 本发明公开了一种半导体结构及其制作方法，此方法包含下列步骤，接收基板，基板具有上表面及下表面；形成第一凹槽从上表面向下表面延伸，第一凹槽具有第一深度；形成第二凹槽从上表面向下表面延伸，第二凹槽具有小于第一深度的第二深度；在第一凹槽及第二凹槽中形成第一导电层；在第一导电层上形成第一绝缘层；在第一绝缘层上形成第二导电层，第二导电层借由第一绝缘层与第一导电层隔离；以及从下表面薄化基板以暴露出第一凹槽中的第二导电层。借此，本发明的制作半导体结构的方法，由于可以利用相同的蚀刻工艺形成电容结构和通孔结构，而使得制作方法更为简单且成本更低。
- 一种制作14nm节点后段制程32nm线宽金属的方法-201910938330.8
- 毛永吉;叶荣鸿;刘立尧;张瑜;胡展源 - 上海华力集成电路制造有限公司
- 2019-09-30 - 2020-01-21 - H01L21/768
- 本发明提供一种制作14nm节点后段制程32nm线宽金属的方法，提供用于制作后段金属线的半导体结构，该半导体结构至少包括碳涂层以及位于碳涂层上的中间层；在中间层上形成光阻层并按照版图对所述光阻层进行曝光；利用显影液对曝光后的光阻层进行显影，显影后的光阻与其接触区的所述中间层反应，形成上窄下宽的凹槽；利用位于半导体结构上的凹槽刻蚀形成14nm节点后段制程32nm线宽金属。本发明利用改性底部抗反射层成分使其能与显影后的光阻接触区域反应，形成光阻底部内凹结构，从而减小金属线纵向的收缩，达到横纵收缩均匀性提升，减小通孔与金属线错位的缺陷并且增大芯片有效使用面积。
- 半导体装置和制造该半导体装置的方法-201910595338.9
- 沈善一 - 三星电子株式会社
- 2019-07-03 - 2020-01-17 - H01L21/768
- 公开了半导体装置和制造所述半导体装置的方法。所述方法包括以下步骤：在基底上形成包括交替地堆叠的多个牺牲图案和多个介电图案的成型结构；对成型结构进行图案化以形成在第一方向上延伸的多个初始堆叠结构；在初始堆叠结构上形成在与第一方向相交的方向上延伸并跨过初始堆叠结构延伸的支撑图案；以及用导电图案代替牺牲图案，以从初始堆叠结构形成多个堆叠结构。支撑图案保留在堆叠结构上。
- 半导体器件及其制作方法-201910967723.1
- 张春艳;孙鹏;李恒甫;包焓;曹立强 - 上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司
- 2019-10-12 - 2020-01-14 - H01L21/768
- 本发明公开了一种半导体器件及其制作方法，本发明技术方案对半导体衬底的第二表面进行减薄处理后，对所述第二表面进行化学机械研磨处理，这样，通过机械研磨结合化学研磨的方法，可以同时研磨去除半导体衬底、TSV结构的第一绝缘介质层以及导电柱，使得露出的导电柱和研磨后的第二表面齐平，各个导电柱的高度齐平，当在经过化学机械研磨处理后的第二表面形成图形化的第二绝缘介质层，由于各个导电柱相对于所述第二绝缘介质层的高度也是一致的，避免了现有技术中导电柱露出高度不一致的问题。
- 半导体器件及其制造方法-201611073787.X
- 刘国俨;叶展玮;梁铭彰;赖瑞尧;杨世海;陈盈燕;陈燕铭 - 台湾积体电路制造股份有限公司
- 2016-11-29 - 2020-01-14 - H01L21/768
- 半导体器件包括位于衬底上面并且在第一方向上延伸的多条下部导线、位于多条下部导线上面的绝缘层、位于绝缘层和多条下部导线上面并且在与第一方向相交的第二方向上延伸的多条上部导线以及在绝缘层中形成的用导线材料填充的多个通孔。多条上部导线在第一方向上布置为具有第一间距。多个通孔包括第一通孔和第二通孔。第一通孔的至少一个通孔连接多条下部导线的至少两条线和多条上部导线的一条线。第一通孔的第一方向上的平均宽度与第二通孔的第一方向上的平均宽度不同。本发明的实施例还涉及半导体器件的制造方法。
- 半导体器件及其制造方法-201910350463.3
- 朴斗焕;朴成浩;朴劲必;裴泰龙;徐恩哲 - 三星电子株式会社
- 2019-04-28 - 2020-01-10 - H01L21/768
- 提供了一种半导体器件。半导体器件包括设置在第一金属水平处的第一线路和第二线路，设置在与第一金属水平不同的第二金属水平处的第三线路和第四线路，直接连接第一线路和第三线路的第一通孔，设置在第一金属水平与第二金属水平之间并且连接至第二线路的第五线路，以及直接连接第四线路和第五线路的第二通孔。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
