“钟伯琛”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN201810786481.1有效
发明人：张海洋;纪世良;钟伯琛 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2018-07-17 - 公布日： 2023-06-30 - 主分类号： H01L21/335 文献下载
摘要：本发明提供一种半导体器件及其制造方法，所述制造方法中，通过回刻蚀所述虚拟栅极结构两侧的鳍片，使所述牺牲层短于所述沟道层而在相邻两层沟道层之间形成凹槽，然后在凹槽中形成覆盖牺牲层的间隔侧墙，并在虚拟栅极结构两侧外延生长源漏外延层后去除虚拟栅极结构和牺牲层，以暴露出沟道层，然后形成覆盖所述沟道层的侧壁上的保护侧墙；利用保护侧墙对所述沟道层侧壁的保护来提供工艺空间，以对所述沟道层和所述间隔侧墙进行修剪，通过多次对沟道层和间隔侧墙的修剪，可以形成向所述源漏外延层逐渐变粗的纳米线沟道结构，能够增加沟道的有效宽度以及有效面积，有效降低源漏区的电阻，提高器件的栅控能力以及输出电流特性。
半导体器件及其制造方法

[发明专利]晶边刻蚀方法和半导体器件制造方法-CN201810583120.7有效
发明人：张海洋;郑二虎;钟伯琛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-06-05 - 公布日： 2022-02-15 - 主分类号： H01L21/67 文献下载
摘要：本发明提供一种晶边刻蚀方法和半导体器件制造方法，所述晶边刻蚀方法，先通过旋转晶圆来对晶圆上的待晶边刻蚀的膜层的晶边区域进行多次干法刻蚀，使所述膜层的晶边的均匀性达到要求，避免晶边非均匀性而导致的晶圆翘曲问题，再对所述膜层的晶边区域进行湿法清洗，可以进一步的去除所述干法刻蚀造成的膜层不对称性以及残留缺陷，从而更好地改善膜层在晶片边缘造成的缺陷、击穿以及应力过剩等问题，提高了最终制造的半导体器件的良率；进一步地，当所述晶圆的正面上有待晶边刻蚀的上膜层且背面上有待晶边刻蚀的下膜层时，所述干法刻蚀和湿法刻蚀的叠加效果可以使得刻蚀后的上膜层和下膜层的晶边区域关于晶圆对称。
刻蚀方法半导体器件制造

[发明专利]半导体器件的制造方法-CN201810570900.8有效
发明人：张海洋;钟伯琛 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2018-06-05 - 公布日： 2021-11-19 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种半导体器件的制造方法，先在第一区和第二区内形成顶面高度不同的第一虚拟栅极结构和第二虚拟栅极结构，然后利用层间介质层将顶面高度相对较低的第一虚拟栅极结构保护起来，并将第二虚拟栅极结构替换为第二金属栅极结构，之后再次通过化学机械平坦化工艺对第二虚拟栅极结构顶面的高度进行较低，直至暴露出第一虚拟栅极结构，由此可以将第一虚拟栅极结构替换为第一金属栅极结构，本发明的方法避免了原有的形成不同的功函数层时的光刻工艺和刻蚀工艺，使得第一金属栅极结构和第二金属栅极结构的形成工艺能够相互独立，不会对彼此所在的半导体衬底的区域带来额外的工艺损伤，提高最终制得的半导体器件的性能。
半导体器件制造方法

[发明专利]自对准双重图形的制造方法及半导体器件的制造方法-CN201810583103.3有效
发明人：张海洋;刘少雄;钟伯琛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-06-05 - 公布日： 2021-10-01 - 主分类号： H01L21/033 文献下载
摘要：本发明提供一种自对准双重图形的制造方法及半导体器件的制造方法，考虑在半导体衬底上形成的目标刻蚀层的工艺的负面影响，将形成的目标刻蚀层的厚度等数据反馈到后续对所述目标刻蚀层进行刻蚀的过程中，可以更精确的控制目标刻蚀层的刻蚀效果，从而能够改善目标刻蚀层上获得的图形的关键尺寸均匀性，提高制得的半导体器件的性能和良率；进一步的，考虑光刻工艺的负面影响，根据光刻后关键尺寸以及刻蚀保护层、覆盖层等的厚度及时调整光刻工艺条件，从而改善了最终形成的芯模的形貌，进而进一步改善了目标刻蚀层上获得的图形的关键尺寸的均匀性。
对准双重图形制造方法半导体器件

[发明专利]金属纳米线的制造方法与半导体器件及其制造方法-CN201810570146.8有效
发明人：张海洋;蒋鑫;钟伯琛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-06-05 - 公布日： 2021-10-01 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种金属纳米线的制造方法与半导体器件及其制造方法，在图案化的芯核层以及半导体衬底表面上覆盖金属层后，先在金属层的侧壁上形成侧墙，然后在所述侧墙的保护下，去除图案化的芯核层顶面以及侧墙外侧的半导体衬底表面上的金属层，进而形成夹在图案化的芯核层和侧墙之间呈L形的金属纳米线，所述金属纳米线的侧壁形貌较佳，且具有较高的厚度均一性，从而能够改善器件性能，提高产品良率。
金属纳米制造方法半导体器件及其

[发明专利]接触插塞、半导体器件及其制造方法-CN201810570151.9有效
发明人：张海洋;刘少雄;钟伯琛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-06-05 - 公布日： 2021-10-01 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种接触插塞、半导体器件及其制造方法，能够实现一种替代接触插塞的制造，能够在填充层的辅助下，将仅覆盖在所述待接触结构的待接触区域的上方的虚拟接触去除，以在虚拟接触的位置形成接触沟槽，并在接触沟槽的侧壁上形成介质侧墙，然后在所述介质侧墙所围的接触沟槽的空间中填充导电材料层，形成接触插塞，这种替代工艺能够降低接触插塞的形成难度，提高所形成的接触插塞的质量，且能够通过减小介质侧墙的厚度来增大形成的接触插塞的接触面积，减小接触电阻，适用于栅极、源漏区、体区等待接触结构上的接触插塞的制造，能够提高相应的接触插塞和半导体器件的性能。
接触半导体器件及其制造方法

[发明专利]半导体器件的制造方法及半导体器件-CN201810784633.4在审
发明人：张海洋;钟伯琛;祖英博 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-07-17 - 公布日： 2020-01-24 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种半导体器件的制造方法及半导体器件，所述半导体器件的制造方法，通过回刻蚀去除部分厚度的第一导电结构形成回刻蚀槽，来增大所述第一导电结构与上方的第二导电结构之间的覆盖层的厚度(即增大了被覆盖层间隔开的第一导电结构和第二导电结构之间的距离)，进而减小寄生电容，同时通过对所述回刻蚀槽的顶角进行圆角化，来增大覆盖层的粘附性以及在回刻蚀槽侧壁和底壁上的厚度均一性，进而降低第一导电结构和第二导电结构之间的接触电阻，由此降低了RC延迟，提高了器件性能；所述半导体器件包括具有圆角化的开口的层间介质层、填充在所述开口中且顶面低于所述层间介质层的顶面的第一导电结构、覆盖层以及第二导电结构。
导电结构半导体器件覆盖层回刻蚀层间介质层圆角化开口厚度均一性寄生电容接触电阻器件性能槽侧壁粘附性底壁顶角顶面减小去除填充制造

[发明专利]半导体器件的形成方法-CN201810167630.6在审
发明人：张海洋;蒋鑫;钟伯琛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-02-28 - 公布日： 2019-09-06 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种半导体器件的形成方法，包括：在半导体衬底上形成金属连接层，并在金属连接层上形成盖层；形成低k介电层，低k介电层形成于盖层的上方，在低k介电层上形成层间介质层，并在层间介质层上形成硬掩膜层；以硬掩膜层为掩膜刻蚀层间介质层以形成连接孔，暴露低k介电层；形成覆盖连接孔的内壁的侧墙；和除去暴露的低k介电层和硬掩膜层。避免低k介电层出现刻蚀过度产生的缺陷，保证了低k介电层结构尺寸的规整。
低k介电层硬掩膜层半导体器件金属连接层介质层连接孔盖层层间介质层规整刻蚀层暴露侧墙衬底介电内壁掩膜半导体覆盖保证

[发明专利]半导体器件及其形成方法-CN201711404925.2在审
发明人：张海洋;陶骞;钟伯琛 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2017-12-22 - 公布日： 2019-07-02 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：提供半导体衬底；在所述半导体衬底上形成隔离结构；在所述半导体衬底上形成鳍部，鳍部包括第一区和位于第一区上的第二区，所述鳍部第一区的侧壁被隔离结构覆盖，且鳍部第二区的侧壁被隔离结构完全暴露，在鳍部宽度方向上，所述鳍部第二区中底部的尺寸小于鳍部第一区中的顶部的尺寸；在隔离结构上形成横跨鳍部第二区的栅极结构。所述方法提高了半导体器件的性能。
鳍部第一区半导体器件衬底半导体被隔离结构隔离结构侧壁栅极结构横跨暴露覆盖

1
共 9 条