专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果50个,建议您升级VIP下载更多相关专利
  • [发明专利]元件结构-CN202310327670.3在审
  • 萧远洋;沈香谷;涂文琼;萧琮介;黄镇球;陈殿豪 - 台湾积体电路制造股份有限公司
  • 2023-03-30 - 2023-08-04 - H01L23/64
  • 本公开一种元件结构。元件结构包含金属‑绝缘体‑金属(Metal‑insulator‑metal;MIM)堆叠。MIM堆叠包含至少一下导体板层、一设置于下导体板层之上的第一绝缘层、一设置于第一绝缘层之上的第一导体板层、一设置于第一导体板层之上的第二绝缘层,以及一设置在第二绝缘层之上的第二导体板层。该元件结构进一步包含一接地导孔和一第一导孔,接地导孔延伸穿过并电性耦接至第一导体板层中的第一接地板,而第一导孔延伸穿过并电性耦接至第二导体板层中的高电压板。第一接地板与高电压板垂直交叠,且第二绝缘层不同于第一绝缘层。
  • 元件结构
  • [发明专利]半导体器件结构-CN202210900710.4在审
  • 涂文琼;沈香谷;萧远洋;萧琮介;黄镇球;陈殿豪 - 台湾积体电路制造股份有限公司
  • 2022-07-28 - 2023-03-28 - H01L23/522
  • 根据本发明的半导体器件结构包括金属‑绝缘体‑金属(MIM)堆叠件,该MIM堆叠件包括与多个绝缘体层交错的多个导体板层。MIM堆叠件包括第一区域和第二区域,并且第一区域和第二区域在第三区域中重叠。MIM堆叠件还包括:第一通孔,穿过第一区域并且电耦接至多个导体板层的第一子集;第二通孔,穿过第二区域并且电耦接至多个导体板层的第二子集;以及接地通孔,穿过第三区域并且电耦接至多个导体板层的第三子集。多个导体板层的第三子集的至少一个与多个导体板层的第一子集的至少一个和多个导体板层的第二子集的至少一个垂直地重叠。
  • 半导体器件结构
  • [发明专利]半导体装置-CN202210438921.0在审
  • 萧远洋;沈香谷;萧琮介;赖英耀;陈殿豪 - 台湾积体电路制造股份有限公司
  • 2022-04-22 - 2022-09-20 - H01L49/02
  • 一种半导体装置,包含第一、第二MIM结构,第一MIM结构包含彼此堆叠的第一底部导体板、第一介电层的第一部分第一中间导体板第二介电层的第一部分以及第一顶部导体板,第二MIM结构包含彼此堆叠的第二底部导体板、第一介电层的第二部分、第二中间导体板、第二介电层的第二部分以及第二顶部导体板,在第二介电层的第二部分上;其中第一底部导体板比第一中间导体板更宽且比第一顶部导体板更宽,而第二底部导体板比第二中间导体板更窄且比第二顶部导体板更窄。
  • 半导体装置
  • [发明专利]半导体装置-CN202210285654.8在审
  • 萧琮介;沈香谷;萧远洋;赖英耀;陈殿豪 - 台湾积体电路制造股份有限公司
  • 2022-03-22 - 2022-08-30 - H01L49/02
  • 一种半导体装置,包括金属绝缘体金属(MIM)电容器。MIM电容器包括:多个电极,多个电极包括一或多个第一电极以及一或多个第二电极;以及一或多个绝缘层,设置于相邻的多个电极之间。MIM电容器设置于层间介电(ILD)层中,且ILD层设置于基板上方。一或多个第一电极连接至第一通孔电极的侧壁,其中第一通孔电极设置于ILD层中,而一或多个第二电极连接至第二通孔电极的侧壁,其中第二通孔电极设置于ILD层中。在一或多个上述或下列实施例中,一或多个绝缘层包括高k值介电材料。
  • 半导体装置
  • [发明专利]半导体装置的制造方法-CN202210223456.9在审
  • 杨芷欣;陈殿豪;陈燕铭;王郁仁;黄镇球 - 台湾积体电路制造股份有限公司
  • 2022-03-09 - 2022-08-19 - H01L43/08
  • 一种包含磁性随机存取存储器(MRAM)单元的半导体装置的制造方法。在上述半导体装置的制造方法中,由导电材料所制成的第一薄层被形成在基板上方。用于磁穿隧接面(MTJ)堆叠的第二薄层被形成在第一薄层上方。第三薄层形成在第二薄层上方。通过图案化第三薄层形成第一硬遮罩图案。通过使用第一硬遮罩图案作为蚀刻遮罩的蚀刻操作图案化第二薄层以形成MTJ堆叠。蚀刻操作停止于第一薄层。侧壁绝缘层被形成在MTJ堆叠上方。在形成侧壁绝缘层后,通过图案化第一薄层形成底部电极,以形成包含底部电极、MTJ堆叠以及作为上电极的第一硬遮罩图案的MRAM单元。
  • 半导体装置制造方法
  • [发明专利]半导体装置的制造方法-CN202210121760.2在审
  • 萧琮介;尹煜峰;王良玮;陈殿豪 - 台湾积体电路制造股份有限公司
  • 2022-02-09 - 2022-08-09 - H01L43/08
  • 在半导体装置的制造方法中,形成单元结构。单元结构包括底部电极、设置在底部电极上的磁穿隧接面(MTJ)堆叠、以及设置在MTJ堆叠上的硬罩幕层。在MTJ堆叠的侧壁上方形成第一绝缘覆盖层。在第一绝缘覆盖层和硬罩幕层上方形成第二绝缘覆盖层。形成第一层间介电(ILD)层。通过蚀刻第一ILD层和第二绝缘覆盖层来暴露硬罩幕层。形成第二ILD层。通过图案化第二ILD层并移除硬罩幕层,在第二ILD层中形成接点开口。在接点开口中形成导电层,使得导电层接触MTJ堆叠。
  • 半导体装置制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top