[发明专利]埋入式RFID标签封装方法在审

申请号：	201910862129.6	申请日：	2019-09-12
公开（公告）号：	CN110571161A	公开（公告）日：	2019-12-13
发明（设计）人：	韩顺枫;唐晓柯;李德建;关媛;李博夫	申请（专利权）人：	北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司
主分类号：	H01L21/56	分类号：	H01L21/56;H01L23/31;H01L23/66;G06K19/077
代理公司：	11279 北京中誉威圣知识产权代理有限公司	代理人：	贾慧娜;龚镇雄
地址：	100192 北京市海淀区***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明公开了一种埋入式RFID标签封装方法，包括：在PCB板上制造天线，且PCB板上开设预留槽；在引线框架上贴装RFID芯片，且将RFID芯片引线键合，并塑封RFID芯片形成RFID芯片塑封体；将RFID芯片塑封体正面朝下扣进PCB板上的预留槽，并进行固定；图形化金属线路层，从而使引线框架的引脚与天线的正负极互联，进而实现RFID芯片与天线互联；以及在天线正面，PCB板表层涂覆绿油，从而得到RFID标签。借此，本发明的埋入式RFID标签封装方法，可以满足薄型化、高可靠性封装。
搜索关键词：	封装天线引线框架埋入式塑封体预留槽互联图形化金属高可靠性天线正面引线键合薄型化线路层正负极绿油塑封贴装涂覆下扣引脚制造
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种埋入式RFID标签封装方法，其特征在于，包括：/n在PCB板上制造天线，且所述PCB板上开设预留槽；/n在引线框架上贴装RFID芯片，且将所述RFID芯片引线键合，并塑封所述RFID芯片形成RFID芯片塑封体；/n将所述RFID芯片塑封体正面朝下扣进所述PCB板上的预留槽，并进行固定；/n图形化金属线路层，从而使所述引线框架的引脚与所述天线的正负极互联，进而实现所述RFID芯片与所述天线互联；以及/n在所述天线正面，所述PCB板表层涂覆绿油，从而得到RFID标签。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司，未经北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201910862129.6/，转载请声明来源钻瓜专利网。

上一篇：一种半导体封装芯片粘结工艺
下一篇：模拟太阳能电池片光照热衰减的装置及检测衰减量的方法

同类专利

一种丝网漏涂玻璃钝化模具及其工艺方法-201710815321.0
发明人：潘建英;王成森;沈怡东;钱如意;沈广宇 -专利权人：捷捷半导体有限公司
申请日： 2017-09-12 - 公布日： 2020-02-14 - 主分类号： H01L21/56
摘要：本发明公开了一种丝网漏涂玻璃钝化模具，包括硅单晶片、不锈钢丝网网版、不锈钢刮刀，硅单晶片设有台面腐蚀槽，不锈钢丝网网版带有凸台及漏透区域，不锈钢丝网网版一侧设有凸台，漏透区域的排布、位置与形状尺寸完全与硅单晶片单面的台面腐蚀槽区域一致，凸台两侧相邻位置设有漏透区域，不锈钢刮刀一侧设有2‑5CM高刀刃，凸台凸出高度较硅单晶片台面腐蚀槽深度短3‑5微米，一种丝网漏涂玻璃钝化工艺方法，包括以下步骤：对版；上玻璃糊、刮涂；玻璃糊成型、脱网版；玻璃烧熔，本发明设置凸台防止过多的玻璃糊刮到玻璃槽中间无效位置。

压缩成形装置、树脂封装品制造装置、压缩成形方法以及树脂封装品的制造方法-201710376340.8
发明人：田村孝司 -专利权人：东和株式会社
申请日： 2017-05-24 - 公布日： 2020-02-14 - 主分类号： H01L21/56
摘要：提供一种不使用脱模膜并能够有效地将基板的双面进行压缩成形的压缩成形装置。一种包含具有上模100和下模200的成形模10的压缩成形装置，其特征在于，下模底面部件220的上表面的至少一部分构成下模型腔201的底面，下模侧面部件230的内侧面的至少一部分构成下模型腔201的侧面，通过下模型腔201和上模型腔131将配置在所述两个型腔之间的基板1的双面以压缩成形进行树脂封装，通过将下模底面部件220以及下模侧面部件230各自分别升降，将通过基板1的树脂封装得到的树脂封装品1B从下模型腔201脱模，通过使起模杆143从上模型腔131上表面突出，将树脂封装品1B从上模型腔131脱模。

一种适用于玻璃钝化刮涂工艺的加工设备-201920910872.X
发明人：王春飞;管国栋;纪大鹏 -专利权人：太仓天宇电子有限公司
申请日： 2019-06-17 - 公布日： 2020-02-14 - 主分类号： H01L21/56
摘要：本实用新型涉及二极管技术领域，且公开了一种适用于玻璃钝化刮涂工艺的加工设备。该适用于玻璃钝化刮涂工艺的加工设备，包括机台，机台的顶部固定安装有研磨装置，研磨装置的顶部固定安装有投料装置，研磨装置的侧壁活动安装有支撑臂，支撑臂的一端固定安装有刮刀，刮刀的右侧活动安装有操作台，研磨装置包括研磨罐，研磨罐的内部活动安装有研磨轮，研磨轮的轴心处通过圆轴活动安装有导向轮，导向轮的正表面固定安装有第一连接杆。该适用于玻璃钝化刮涂工艺的加工设备，在制备玻璃浆时，通过对丁基卡必醇醋酸脂和乙基纤维素的充分搅拌，再配合研磨罐内部的研磨，对玻璃浆进行充分研磨，使浆液更加均匀，玻璃粉达到工艺所需的颗粒度。

一种用于二极管的防溢胶塑封模具-201920970336.9
发明人：岳中娜 -专利权人：东莞市佳骏电子科技有限公司
申请日： 2019-06-25 - 公布日： 2020-02-14 - 主分类号： H01L21/56
摘要：本实用新型系提供一种用于二极管的防溢胶塑封模具，包括下模和上模，下模上设有成型凹模腔，成型凹模腔包括一个主体成型腔和两个引脚下沉腔，两个引脚下沉腔对称设于主体成型腔的两侧，引脚下沉腔的深度为H，主体成型腔的厚度为h，H>h，引脚下沉腔包括并排设置的内下沉腔和外下沉腔，内下沉腔位于主体成型腔内，外下沉腔位于主体成型腔外。本实用新型设置容纳二极管引脚的型腔深度大于二极管塑胶体的型腔深度，使二极管引脚的底面与二极管塑胶体的底面不共面，在塑封过程中能够有效避免发生溢胶，从而确保二极管引脚的表面无包胶，能够有效提高成品二极管的性能。

半导体装置的制造方法-201780092547.0
发明人：根津裕介;渡边康贵;杉野贵志 -专利权人：琳得科株式会社
申请日： 2017-08-04 - 公布日： 2020-02-14 - 主分类号： H01L21/56
摘要：本发明提供一种半导体装置的制造方法，其包括：电子零件载置工序，其中，在粘着片(1)上载置电子零件(2)；第一层叠工序，其中，层叠具备固化性的第一树脂组合物层(3)的第一密封片；剥离工序，其中，将粘着片(1)剥离；第二层叠工序，其中，层叠具备固化性的第二树脂组合物层(4)的第二密封片；固化工序，其中，得到具备第一树脂组合物层(3)固化而成的第一固化层(3’)、第二树脂组合物层(4)固化而成的第二固化层(4’)、及通过第一固化层(3’)及第二固化层(4’)而密封的电子零件(2)的密封体(5)；孔形成工序，其中，形成孔(6)；去胶渣工序，其中，对密封体(5)进行去胶渣处理；及电极形成工序，其中，形成电极(7)。该半导体装置的制造方法使半导体装置的高集成化及高功能化成为可能，同时也可适用于高效率且高成品率的方法。

半导体装置的制造方法及层叠片-201780092553.6
发明人：根津裕介;渡边康贵;杉野贵志 -专利权人：琳得科株式会社
申请日： 2017-08-04 - 公布日： 2020-02-14 - 主分类号： H01L21/56
摘要：本发明提供一种半导体装置的制造方法，其包括：电子零件载置工序，其中，在具备粘着片(12)与固化性的第一树脂组合物层(11)的层叠片(1)上载置电子零件(2)；层叠工序，其中，层叠具备固化性的第二树脂组合物层(3)的密封片；固化工序，其中，得到具备第一树脂组合物层(11)固化而成的第一固化层(11’)、第二树脂组合物层(3)固化而成的第二固化层(3’)、及通过第一固化层(11’)及第二固化层(3’)而密封的上述电子零件(2)，同时剥离粘着片(12)而成的密封体(4)；孔形成工序，其中，形成孔(5)；去胶渣工序，其中，对密封体(4)进行去胶渣处理；及电极形成工序，其中，形成电极(6)。该半导体装置的制造方法使半导体装置的高集成化及高功能化成为可能，同时也可适用于高效率且高成品率的方法。

封装结构的形成方法-201910661033.3
发明人：茅一超;张进传;卢思维 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-22 - 公布日： 2020-02-11 - 主分类号： H01L21/56
摘要：提供封装结构及其形成方法。方法包含在承载基底上设置第一半导体晶粒，以及形成第一保护层以环绕第一半导体晶粒。方法也包含在第一保护层和第一半导体晶粒上形成介电层。方法还包含将介电层图案化以形成开口，此开口部分地暴露出第一半导体晶粒和第一保护层。此外，方法包含在形成前述的开口之后，将第二半导体晶粒接合至第一半导体晶粒。方法包含形成第二保护层以环绕第二半导体晶粒。

一种两面封装的存储类产品封装结构及制造方法-201911046333.7
发明人：李涛涛 -专利权人：华天科技(西安)有限公司
申请日： 2019-10-30 - 公布日： 2020-02-11 - 主分类号： H01L21/56
摘要：一种两面封装的存储类产品封装结构及制造方法，封装结构包括基板，基板的正面设置基板正面芯片，基板的背面设置基板背面芯片，基板正面芯片与基板背面芯片均包括贴装在一起的若干层芯片，每层芯片均通过键合线与基板连接；通过基板正面塑封体和基板背面塑封体分别将基板的正面和背面连同表面上设置的芯片和键合线进行封装，塑封体的表面设置锡球；塑封体上开孔并在孔中设置导电柱，通过导电柱将基板与锡球连接。制造时首先在基板的一个面上完成若干层芯片的贴装，通过塑封体完成封装之后再翻转180度在基板的另一个面上进行相同操作，最后在基板一侧的塑封体上开孔并填充导电柱。本发明能降低塑封体厚度，并保证基板两面的塑封体应力互相平衡。

智能卡芯片的加工方法及智能卡芯片-201911042376.8
发明人：熊伟;陈华伦 -专利权人：华虹半导体(无锡)有限公司
申请日： 2019-10-30 - 公布日： 2020-02-07 - 主分类号： H01L21/56
摘要：本申请公开了一种智能卡芯片的加工方法及智能卡芯片，属于芯片制造技术领域。所述方法包括：提供具有至少一个金属顶层的智能卡芯片；在至少一个金属顶层上沉积钝化层；对至少一个金属顶层中的目标金属顶层上方的钝化层通过刻蚀工艺进行去除，使目标金属顶层暴露在外；在钝化层和目标金属顶层上涂布聚亚酰胺层；对目标金属顶层上方的聚亚酰胺层进行去除形成引脚通孔，使目标金属顶层通过引脚通孔暴露在外。本申请不使用化学机械研磨平坦化技术，通过在顶层覆盖聚亚酰胺层使智能卡芯片的平坦化，且该聚亚酰胺层可作为压力缓冲层，在受到压力时能够较为均匀地受力，从而提高了智能卡芯片的抗压性能。

一种分立器件芯片正面及侧壁钝化方法-201610422021.1
发明人：郑晨焱;张小辛;粟笛 -专利权人：华润微电子(重庆)有限公司
申请日： 2016-06-15 - 公布日： 2020-02-07 - 主分类号： H01L21/56
摘要：本发明提供一种分立器件芯片正面及侧壁钝化方法，包括：步骤1），提供芯片晶圆，对芯片晶圆进行切割形成多个切割道；步骤2），提供一网版，所述网版具有与芯片晶圆切割道图形相匹配的开孔，将所述网版与芯片晶圆进行对准固定；步骤3），基于所述网版将钝化材料穿过所述开孔后附着于所述切割道的侧壁上。本发明采用阻焊油墨喷涂技术，结合网版图形设计制作，通过UV固化、热固化等方法，实现分立器件芯片特别是对SBD产品的正面及侧壁钝化保护，防止芯片在裸芯片封装引线焊接时，因淌料而导致的短路，较好实现电子芯片侧壁保护，本方法与传统的分立器件(discrete device)制造工艺相比，具有价格低廉、工艺稳定、性能优良可靠、制造周期短、设计灵活等特点。

一种用于通信模块产品的EMI屏蔽工艺和通信模块产品-201911013751.6
发明人：李林萍;盛荆浩;江舟 -专利权人：杭州见闻录科技有限公司
申请日： 2019-10-23 - 公布日： 2020-02-04 - 主分类号： H01L21/56
摘要：本申请公开了一种用于通信模块产品的EMI屏蔽工艺，通信模块产品包括表面安装有需要进行EMI屏蔽的元器件的基板，工艺包括以下步骤：a)在基板上的围绕元器件的位置或元器件之间的位置布置焊盘；b)将多个模块化EMI元件贴装在焊盘上以实现对元器件的包围或元器件之间的阻隔。本申请还公开了一种通信模块产品，在其上施加上述EMI屏蔽工艺。另外还公开了一种通信模块产品，包括表面安装有需要进行EMI屏蔽的元器件的基板，在元器件之间和/或元器件的周围设置有由多个模块化EMI屏蔽元件排列而成的屏蔽墙，模块化EMI屏蔽元件被焊接在基板上的焊盘上。本申请能够以较低成本的工艺方法实现定制型屏蔽，且便于实现大批量生产。

半导体衬底、半导体封装及其形成方法-201811080361.6
发明人：何政霖;李志成 -专利权人：日月光半导体制造股份有限公司
申请日： 2018-09-17 - 公布日： 2020-01-24 - 主分类号： H01L21/56
摘要：本公开提供一种半导体衬底，其包含：第一图案化导电层；在所述第一图案化导电层上的介电结构，其中所述介电结构具有侧表面；第二图案化导电层，其处于所述介电结构上且在所述侧表面上延伸；以及第三图案化导电层，其处于所述第二图案化导电层上且在所述侧表面上延伸。本公开提供一种包含所述半导体衬底的半导体封装。还提供一种用于制造所述半导体衬底和所述半导体封装的方法。

一种平板微热管的落差式灌封装置和方法-201810376012.2
发明人：罗怡;王晓东;甲宸;于子程;李聪明 -专利权人：大连理工大学
申请日： 2018-04-23 - 公布日： 2020-01-24 - 主分类号： H01L21/56
摘要：本发明属于微器件的封装技术领域，涉及一种平板微热管的落差式灌封装置和方法。密封步骤如下：将玻璃盖板下侧湿法腐蚀出不连续的条形灌封沟道，将硅基板上侧干法刻蚀出不连续的条形灌封沟道和微热管的内腔室，硅基板上灌封沟道与玻璃盖板的灌封沟道交错排布，液体流经玻璃盖板上的灌封沟道后，必须借助硅基板上的灌粉沟道再流回玻璃盖板上的灌封沟道，形成纵向落差式结构。本发明可提高微热管灌注可靠性，避免热冲击下平面结构密封时的失效，拓展了可用的工质范围，且平板微热管表面无凸起，可与硅基微器件集成制造。

一种芯片的封装工艺和封装结构-201611130994.4
发明人：林挺宇;陈峰 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2016-12-09 - 公布日： 2020-01-24 - 主分类号： H01L21/56
摘要：本发明提供了一种芯片的封装工艺和封装结构，涉及芯片封装领域。其中封装工艺包括：提供衬底；在衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在腔体的底面，并使衬底的上表面低于第一凸台的上表面，其中第一凸台位于第一芯片的电极上；在各第一芯片和衬底上形成保护层，并在保护层上形成与各第一凸台上表面电连接的多条第一导线；在多条第一导线和保护层上形成绝缘层，且在绝缘层上形成至少一个窗口，以设置与各第一导线电连接的焊球。本发明的芯片的封装工艺和结构，通过使用腔体和保护层将第一芯片密封起来，避免受到损伤，并通过使用多条第一导线和第一凸台将第一芯片的电极引出到焊球上使得通过焊球与第一芯片进行数据传输。

用于晶片阶层封装的方法及装置-201880038578.2
发明人： G·H·施;Y·古;A·桑达拉江 -专利权人：应用材料公司
申请日： 2018-06-25 - 公布日： 2020-01-24 - 主分类号： H01L21/56
摘要：本文描述了用于晶片级封装的方法和装置。根据一个实施例，一种方法包含：在载体顶部沉积黏着层，在层压板顶部放置基板的至少一部分，基板被预先制作为具有多个晶粒固定腔和多个贯穿通孔，将晶粒插入晶粒固定腔中的每一个中，包覆晶粒和基板，且从被包覆的晶粒和基板将层压板和载体脱胶且移除。另一个实施例提供了一种装置，包含：基板，穿过基板形成的多个晶粒固定腔，和被设置为穿过基板且被布置在各个晶粒电洞的周围四周的多个导电贯穿通孔，其中基板的顶部表面被暴露用于施加包覆层，并且基板的底部表面被暴露用于放置在黏着层上。

树脂密封模具和半导体装置的制造方法-201910609119.1
发明人：木村祐太;门井圣明;田口康祐 -专利权人：艾普凌科有限公司
申请日： 2019-07-08 - 公布日： 2020-01-21 - 主分类号： H01L21/56
摘要：本发明提供一种树脂密封模具和半导体装置的制造方法。该树脂密封模具是具备型腔的树脂密封模具，该型腔保持搭载有半导体元件的引线框架组装体并进行树脂密封而形成半导体装置，其中，在设置于型腔(22)的周围的拉杆按压部(24a、24b)的外侧具备突起部(23)，由此防止拉杆(2)的变形。

半导体装置及半导体装置的制造方法-201910609911.7
发明人：胁坂伸治;河野一郎;冈田修;福岛正人 -专利权人：青井电子株式会社
申请日： 2019-07-08 - 公布日： 2020-01-17 - 主分类号： H01L21/56
摘要：在一个再配线层层叠两个半导体芯片的情况下，用于将远离再配线层的一侧的半导体芯片和再配线层相连的接线柱变长，生产性变差。本发明提供半导体装置及半导体装置的制造方法，该半导体装置具备：配线层；连接于配线层的第一半导体芯片；俯视时配置于第一半导体芯片的外侧的第二导电接线柱；连接于第二导电接线柱的第二半导体芯片；以及与配线层相接且覆盖第一半导体芯片及第二半导体芯片的密封树脂，第二导电接线柱包括：配置于配线层侧，由低电阻金属构成且沿第一方向延伸的配线侧接线柱；配置于第二半导体芯片侧，由低电阻金属构成，且沿第一方向延伸的芯片侧接线柱；以及配置于配线侧接线柱与芯片侧接线柱之间且由低熔点金属构成的中间部。

一种集成电路封装工艺-201710063082.8
发明人：何忠亮;郭秋卫;汪元元;朱争鸣 -专利权人：深圳市环基实业有限公司
申请日： 2017-01-23 - 公布日： 2020-01-17 - 主分类号： H01L21/56
摘要：本发明提出了一种自由平面无引脚封装的集成电路封装工艺，结合了QFN和BGA封装技术的优势，可大量设计孤岛电极，显著增加集成电路封装I/O数，另外，通过黑氧化或棕氧化工艺，不仅增强了顶电极和底电极之间的铜表面与封装树脂材料的结合，还对底部镀锡层进行腐蚀多孔化，使得底基板易于剥离和回收利用，有利于节约成本和绿色生产。

半导体封装构造及其制造方法-201610841008.X
发明人：陈天赐;陈光雄;王圣民;李育颖 -专利权人：日月光半导体制造股份有限公司
申请日： 2013-05-03 - 公布日： 2020-01-17 - 主分类号： H01L21/56
摘要：本发明公开一种半导体封装构造及其制造方法，所述制造方法包含：提供一基板条，所述基板条包含多个基板单元；设置多个芯片于所述多个基板单元上；设置一封装胶体于所述基板条上以包覆所述芯片；形成一抗翘曲层于所述封装胶体的一顶面上；以及切割所述基板条以分离所述多个基板单元，进而制成多个半导体封装构造，其中所述抗翘曲层与所述基板单元彼此绝缘，所以抗翘曲层由一预定材料以一预定厚度形成而导致在25℃到260℃之间的温度下所述半导体封装构造的翘曲改变量少于210微米。

半导体装置及半导体装置的制造方法-201780091538.X
发明人：高尾胜大 -专利权人：青井电子株式会社
申请日： 2017-08-04 - 公布日： 2020-01-17 - 主分类号： H01L21/56
摘要：本发明提供一种半导体装置，其具备在底面的一部分具有镀层部半导体元件以及密封所述半导体元件的所述底面以外的面的保护部件，所述镀层部与所述半导体元件内的电路电连接。

可热固化的密封剂组合物及其用途-201480083335.2
发明人：周婧;高宝山 -专利权人：汉高股份有限及两合公司
申请日： 2014-11-13 - 公布日： 2020-01-17 - 主分类号： H01L21/56
摘要：本发明涉及热固化密封剂组合物、其固化产物及通过使用所述热固化密封剂组合物制造液晶的方法。所述热固化密封剂组合物用于通过滴下式注入法密封液晶。

一种对抗基板弯曲的方法和滤波器产品的封装工艺-201910918948.8
发明人：吴斌;林志东 -专利权人：厦门市三安集成电路有限公司
申请日： 2019-09-26 - 公布日： 2020-01-14 - 主分类号： H01L21/56
摘要：本发明公开了一种对抗基板弯曲的方法，包括以下步骤：烘烤前预处理：基板的背面通过UV胶黏贴在透明载具上；将黏贴透明载具的基板进行烘烤；紫外光照射：基板放置在紫外光下照射，使得UV胶固化；剥离：将UV胶和透明载具从基板上剥离。本发明还公开了一种滤波器产品的封装工艺，包括以下步骤：塑封，烘烤前预处理，烘烤，基板贴膜，紫外光照射，剥离，切割。本发明能够防止在封装过程中基板翘曲过大的问题，从而避免后续封装工序良率的损失和潜在的质量问题。

一种氧化锌紫外探测器的封装方法及封装结构-201711442516.1
发明人：陈星;刘可为;李炳辉;张振中;申德振 -专利权人：中国科学院长春光学精密机械与物理研究所
申请日： 2017-12-27 - 公布日： 2020-01-14 - 主分类号： H01L21/56
摘要：本申请提供一种氧化锌紫外探测器的封装方法及封装结构，通过将氧化锌紫外探测器芯片固定在底座上，再由金属丝将叉指电极引出作为氧化锌紫外探测器封装结构的针脚，然后通过可透过紫外线的封装胶对氧化锌紫外探测器芯片、裸露的金属丝以及二者连接部分进行封装，从而形成完整的氧化锌紫外探测器封装结构，以便于在实验室之外的区域进行使用，扩展了氧化锌紫外探测器芯片的使用范围，使得氧化锌紫外探测器芯片更加实用化。本发明工艺简单，可以方便快捷的制备封装好的氧化锌紫外探测器件，当器件暴露在大气中使用时，性能参数稳定。同时引出的针脚使得器件可以即插即用，克服了未封装的芯片只能在实验室测试的弱点，为器件走向实用化奠定了基础。

封装结构及其形成方法-201711050369.3
发明人：施应庆;吴集锡;余振华;吴志伟;林俊成;王卜;卢思维 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-10-31 - 公布日： 2020-01-14 - 主分类号： H01L21/56
摘要：实施例是一种方法，该方法包括使用第一电连接件将第一管芯接合至中介片的第一侧，使用第二电连接件将第二管芯接合至中介片的第一侧，将第一伪管芯附接至邻近第二管芯的中介片的第一侧，用密封剂密封第一管芯、第二管芯和第一伪管芯，以及分割中介片和第一伪管芯以形成封装结构。本发明的实施例还提供了一种半导体结构。

芯片扇出型封装结构及封装方法-201910862128.1
发明人：蔡琨辰;钟必彰;杨斌 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2019-09-12 - 公布日： 2020-01-10 - 主分类号： H01L21/56
摘要：本发明提供一种芯片扇出型封装结构及封装方法，该方法包括以下步骤：A、在多个芯片中的每一芯片上分别设置一第一封装层，第一封装层将对应芯片的接触面之外的多个面包裹住；B、在载板上设置键合胶层，并将多个芯片粘接到所述键合胶层上，每一芯片的接触面与键合胶层相接；C、在键合胶层设置第二封装层，第二封装层将多个芯片以及对应的第一封装层包裹在内从而形成初步封装结构；D、将键合胶层从所述初步封装结构去除以卸载所述载板，并在初步封装结构上设置介电材料层以及金属线路层，金属线路层与芯片的输入\输出端口电连接。本发明具有避免塑性变形及可以提高产品良率的有益效果。

一种扩散式CSP封装方法-201910899862.5
发明人：黄平;鲍利华;顾海颖 -专利权人：上海朕芯微电子科技有限公司
申请日： 2019-09-23 - 公布日： 2020-01-10 - 主分类号： H01L21/56
摘要：本发明公开了一种扩散式CSP封装方法，包括：步骤S01：完成前道制程的晶圆；步骤S02：在步骤S01中的晶圆表面的焊盘区域形成凸块；步骤S03：对经步骤S02处理后的晶圆正面进行第一次塑封处理；步骤S04：研磨，使凸块露出；步骤S05：切割晶圆，形成独立的管芯；步骤S06：将步骤S05形成管芯正面朝上间隔分布于载板上；步骤S07：对管芯及相邻管芯之间的间隙进行第二次塑封处理，研磨使管芯的凸块露出；步骤S08：再布线并在管芯的凸块上进行植球；步骤S09：剥离载板，形成成型独立的管芯。本发明提供的CSP封装方法整个封装过程中，一直是贴附在载板上，且分别包括晶圆和载板，且进行两次塑封处理，很好地解决了因分离载板导致塑封层翘曲的问题。

一种芯片组件的封装方法-201910912298.6
发明人：古进;迟鸿燕;王智;丁小宏;吴王进;黄玉恒;杨春梅;蒋兴彪 -专利权人：中国振华集团永光电子有限公司(国营第八七三厂)
申请日： 2019-09-25 - 公布日： 2020-01-10 - 主分类号： H01L21/56
摘要：本发明公开的一种芯片组件的封装方法，属于瞬态电压抑制二极管技术领域，包括如下步骤，步骤1备芯：将一颗整流二极管芯A和一颗单向芯片组件的芯片背向串联放置，取一颗整流二极管芯B放置；步骤2纯化处理：第一次腐蚀清洗、第二次腐蚀清洗、涂粉、烧结；步骤3塑化封装：将均纯化后串联的整流二极管芯A和单向芯片组件的芯与整流二极管芯B并联，将产品放入模具注入环氧树脂，加热至160℃～162℃固化成型，取出冷却至常温；纯化处理得到的玻璃封装层，使得产品具备抵抗高温环境的特性，采用环氧树脂塑化封装得到的封装层，使得产品具备抵抗高温环境的特性下具备了抵抗环境冲击的特性。

降低芯片塑性变形的扇出型封装方法-201910958672.6
发明人：蔡琨辰;钟必彰 -专利权人：广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
申请日： 2019-10-10 - 公布日： 2020-01-10 - 主分类号： H01L21/56
摘要：本发明提供了一种降低芯片塑性变形的扇出型封装方法，包括以下步骤：S101、对晶圆的背面贴划片膜，并从所述晶圆的正面进行划片，以形成多个位于所述划片膜上的芯片；S102、对所述划片膜进行拉伸操作，使得该多个芯片的间隔增大至预设值；S103、在所述划片膜上形成第一封装层；S104、对所述第一封装结构体进行切割操作；S105、在载板上设置键合胶层，并将所述多个第一封装结构单体的未被所述第一封装层包裹的一面粘接到所述键合胶层上，并在所述键合胶层上设置第二封装层；S106、在所述第二封装结构体上设置介电材料层。

一种倒装芯片组件及其封装方法-201810722852.X
发明人：蒋子博 -专利权人：上海怡英新材料科技有限公司
申请日： 2018-06-28 - 公布日： 2020-01-07 - 主分类号： H01L21/56
摘要：本发明涉及倒装芯片组件的封装方法和倒装芯片组件。本发明的倒装芯片组件的封装方法包括如下步骤：在所述基板上形成凸点；以及将凸点与芯片连接以形成倒装芯片组件。本发明的倒装芯片组件包括基板和芯片，该基板包括凸点，该凸点与所述芯片连接。本发明的方法和倒装芯片组件能够克服现有技术中的凸点高度不一而导致的芯片与基板之间的不能连接或者不能可靠连接的问题、消除现有技术中导电胶连接高度有限所导致的能连接的间距有限的缺陷并且本发明的方法和倒装芯片组件加工方便快捷，大大降低了产品成本和加工成本。

制作集成电路的方法-201910538203.9
发明人：黄致凡;陈蕙祺;张国钦;陈殿豪;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-20 - 公布日： 2020-01-07 - 主分类号： H01L21/56
摘要：此处提供半导体装置、集成电路、与其形成方法。在一实施例中，制作集成电路的方法包括：形成钝化层于第一接点结构上；形成第二接点结构于钝化层上并穿过钝化层，以电性连接至第一接点结构；以及形成多层钝化结构于第二接点结构与钝化层上。形成多层钝化结构的步骤包括沉积第一氮化物层、沉积氧化物层于第一氮化物层上、以及沉积第二氮化物层于氧化物层上。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]埋入式RFID标签封装方法在审

专利文献下载