[发明专利]半导体器件及其制作方法在审

专利信息
申请号: 201710992137.3 申请日: 2017-10-23
公开(公告)号: CN108807525A 公开(公告)日: 2018-11-13
发明(设计)人: 吴俊峰;邓光敏;赵树 申请(专利权)人: 苏州捷芯威半导体有限公司
主分类号: H01L29/778 分类号: H01L29/778;H01L21/335
代理公司: 北京超凡志成知识产权代理事务所(普通合伙) 11371 代理人: 王术兰
地址: 215123 江苏省苏州市工业*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例提供一种半导体器件及其制作方法,其中,该半导体器件包括衬底;位于所述衬底一侧的第一半导体层;位于所述第一半导体层远离所述衬底一侧的第二半导体层以及第三半导体层;基于所述第三半导体层制作的源极和栅极;其中,所述第三半导体层为N型掺杂,且该第三半导体层包括P型掺杂体区,所述P型掺杂体区包括N+型掺杂体区和P+型掺杂体区,所述源极与该N+型掺杂体区和P+型掺杂体区接触,其中,所述第二半导体层和所述第一半导体层通过极化可形成二维电子气。本发明给出的半导体器件结构简单,制造方便,具有较高的均匀性和稳定性,且能够通过栅极控制其开启和关闭,实现增强型半导体器件。
搜索关键词: 半导体层 半导体器件 掺杂体 衬底 源极 制作 半导体器件结构 二维电子气 栅极控制 均匀性 增强型 极化 制造
【主权项】:
1.一种半导体器件,其特征在于,包括:衬底;位于所述衬底一侧的第一半导体层;位于所述第一半导体层远离所述衬底一侧的第二半导体层以及第三半导体层;基于所述第二半导体层制作的漏极;基于所述第三半导体层制作的源极和栅极;其中,所述第三半导体层为N型掺杂,且该第三半导体层包括P型掺杂体区,所述P型掺杂体区包括N+型掺杂体区和P+型掺杂体区,所述源极与该N+型掺杂体区和P+型掺杂体区接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州捷芯威半导体有限公司,未经苏州捷芯威半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710992137.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top