[发明专利]半导体器件有效

专利信息
申请号: 200510108368.0 申请日: 2005-10-13
公开(公告)号: CN1790712A 公开(公告)日: 2006-06-21
发明(设计)人: 岸下景介 申请(专利权)人: 松下电器产业株式会社
主分类号: H01L27/04 分类号: H01L27/04
代理公司: 北京市金杜律师事务所 代理人: 王茂华
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 由第一电源布线、第二电源布线和用于网状电源布线的触点组成的网状电源布线,通过用于带状电源布线的触点,与在比形成网状电源布线的布线层更接近衬底的布线层上形成的带状电源布线相连接。在比形成带状电源布线的布线层更接近衬底的布线层上形成的单元电源布线,通过用于单元电源布线的触点,与带状电源布线相连接。
搜索关键词: 半导体器件
【主权项】:
1.一种半导体器件,具有衬底和多个布线层,所述多个布线层包括第一、第二、第三和第四布线层,所述半导体器件包括:多个第一电源布线,彼此平行地形成在所述第一布线层上;多个第二电源布线,以与所述第一电源布线成直角交叉的方向形成在所述第二布线层上,设置所述第二布线层比所述第一布线层更接近所述衬底;多个第三电源布线,形成在所述第三布线层上,设置所述第三布线层比所述第二布线层更接近所述衬底;多个第四电源布线,形成在所述第四布线层上,设置所述第四布线层比所述第三布线层更接近所述衬底;第一触点,在所述第一电源布线和所述第二电源布线彼此交叉的部分处,使所述第一电源布线之一与所述第二电源布线之一彼此连接;第二触点,使所述第三电源布线之一与所述第一电源布线和所述第二电源布线中的至少一个彼此连接;以及第三触点,使所述第三电源布线之一与所述第四电源布线之一彼此连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510108368.0/,转载请声明来源钻瓜专利网。

同类专利
  • 静电放电保护装置-201780072781.7
  • M·迪塞尼亚 - 德州仪器公司
  • 2017-12-21 - 2023-09-22 - H01L27/04
  • 在所描述的实例中,一种半导体装置(400)包含二极管(210)及电阻器(220)。所述半导体装置(400)包含具有表面(422)的衬底(408)。第一掺杂半导电区域(410)在所述衬底(408)中安置于所述表面(422)下方。第二掺杂半导电区域(420)安置于所述衬底(408)中,且在所述表面(422)与所述第一掺杂半导电区域(410)之间延伸。所述第二掺杂半导电区域(420)至少部分地接触所述第一掺杂半导电区域(410)。所述第一掺杂半导电区域(410)与所述第二掺杂半导电区域(420)一起界定隔离槽(424)。第三掺杂半导电区域(430)安置于所述隔离槽(424)中且接触所述表面(422)。所述第二掺杂半导电区域(420)与所述第三掺杂半导电区域(430)形成所述二极管(210)。所述隔离槽(424)中的至少一个开口(434)在所述衬底(408)与所述第三掺杂半导电区域(430)之间形成用于电流流动的电阻性路径。
  • 半导体装置-202180092335.9
  • 吉田健太郎;林启;和田文雄 - 三菱电机株式会社
  • 2021-02-02 - 2023-09-15 - H01L27/04
  • 目的在于提供一种能够减小半导体装置的尺寸的技术。半导体装置具有第1半导体元件以及第2半导体元件。第1半导体元件的输出与第2半导体元件的输出经由配线而连接。主电流在第1半导体元件流动,感测电流在第2半导体元件流动。感测电流与主电流具有相关性。半导体装置还具有电流检测器。电流检测器非接触地对在第2半导体元件流动的感测电流进行检测。
  • 半导体装置的驱动方法以及驱动电路-201680091464.5
  • 田中翔;楠茂 - 三菱电机株式会社
  • 2016-12-12 - 2023-09-01 - H01L27/04
  • 半导体装置(100)具备在集电极电极(103)以及发射极电极(111)之间并联电连接的多个第1晶体管单元(120a)以及第2晶体管单元(120b)。各第1晶体管单元(120a)的栅极电压由第1栅极配线(114a)进行控制。各第2晶体管单元(120b)的栅极电压由第2栅极配线(114b)进行控制。驱动电路(130)在半导体装置(100)的导通时,对第1以及第2栅极配线(114a、114b)这两者施加半导体装置(100)的接通电压,并且在从开始施加接通电压起经过了预先设定的时间之后,对第2栅极配线(114b)施加半导体装置(100)的断开电压,另一方面,对第1栅极配线(114a)施加接通电压。
  • 用于双向切换装置的快速断开的电路布置-201710320967.1
  • 叶夫根尼·尼科洛夫·斯特凡诺夫;洛朗·吉约 - 恩智浦美国有限公司
  • 2017-05-09 - 2023-08-18 - H01L27/04
  • 本发明公开了用于控制双向功率晶体管的晶体管控制装置的实施例。在实施例中,用于控制双向功率晶体管的晶体管控制装置包括:电阻器,其可连接到双向功率晶体管的主体端;以及晶体管主体开关电路,其可连接到电阻器、可连接到双向功率晶体管的漏极端,并且可连接到双向功率晶体管的源极端。晶体管主体开关电路包括开关装置和交流电(AC)电容分压器,所述AC电容分压器连接到开关装置的控制端。AC电容分压器被配置成控制开关装置以切换双向功率晶体管的主体端的电压作为双向功率晶体管的漏极端与双向功率晶体管的源极端之间的电压的函数。
  • 半导体器件-201810064433.1
  • 鹈泽义仁;森下泰之;田中正德 - 瑞萨电子株式会社
  • 2018-01-23 - 2023-06-27 - H01L27/04
  • 本发明涉及一种半导体器件。所述半导体器件包括MOS晶体管和二极管,所述MOS晶体管被耦合在两个端子之间并放电由静电的产生而引起流动的电流,所述二极管被耦合在MOS晶体管的背栅极和端子之一之间,并具有与形成在MOS晶体管的背栅极和源极之间的寄生二极管的极性相反的极性。
  • 通信装置-202080106433.9
  • 山口和央;安达隆郎 - 超极存储器股份有限公司
  • 2020-10-23 - 2023-06-23 - H01L27/04
  • 本发明提供一种可以抑制芯片成本的增加并且提高配置的自由度的通信装置。通信装置(1)在至少两个线圈之间使用磁场进行通信,具有:板状的发送线圈(10);以及板状的接收线圈(20),其配置为其面内方向与发送线圈(10)的面内方向交叉。
  • 半导体器件-201710271669.8
  • 森下泰之 - 瑞萨电子株式会社
  • 2017-04-24 - 2023-06-23 - H01L27/04
  • 提供一种可以具有抗噪声性和抗ESD性二者的半导体器件。该半导体器件包括:第一数字电路和第二数字电路;分别对应于第一数字电路和第二数字电路设置的第一接地电位线和第二接地电位线;第一模拟电路和第二模拟电路;分别对应于第一模拟电路和第二模拟电路设置的第三接地电位线和第四接地电位线;第一双向二极管组,设置在第一接地电位线和第二接地电位线之间;第二双向二极管组,设置在第三地电位线和第四地电位线之间;和第三双向二极管组,设置在第一接地电位线和第三接地电位线之间。第三双向二极管组中的双向二极管的级数大于包括在第一双向二极管组和第二双向二极管组中的每个双向二极管组中的双向二极管的级数。
  • 半导体结构及其形成方法-202080103847.6
  • 蔡巧明;马丽莎 - 中芯北方集成电路制造(北京)有限公司
  • 2020-12-17 - 2023-06-02 - H01L27/04
  • 一种半导体结构及其形成方法,形成方法包括:在第一区域和第二区域的基底上形成分立的多晶硅栅极层,第一区域的多晶硅栅极层包括底部栅极层和凸出于底部栅极层的顶部栅极层,顶部栅极层与底部栅极层围成凹槽,凹槽的侧壁上形成有研磨阻挡层;在多晶硅栅极层侧部的基底上形成层间介质层;去除第二区域的多晶硅栅极层形成栅极开口;在栅极开口中形成金属栅极层。第一区域的多晶硅栅极层具有凹槽,使得顶部栅极层的线宽尺寸、顶面面积以及与相邻顶部栅极层之间间距较小,而且,研磨阻挡层位于凹槽的侧壁,能够在平坦化处理过程中起到研磨阻挡的作用,有利于改善第一区域的多晶硅栅极层的顶面凹陷问题,提升了半导体结构的性能。
  • 集成电路装置-202211103564.9
  • 金基俊 - 三星电子株式会社
  • 2022-09-09 - 2023-05-30 - H01L27/04
  • 可提供一种集成电路装置,包括:基板,其包括字线沟槽以及与字线沟槽的内壁的第一侧壁部分相邻的第一凹陷;沟道区,其在内壁上并且在平行于基板的上表面的第一方向上延伸,该沟道区包括在基板的与内壁相邻的部分中的第一沟道区以及在内壁上并且包括第一导电类型的二维(2D)材料的第二沟道区;栅极绝缘层,其在第二沟道区上;字线,其在栅极绝缘层上并且在字线沟槽内部;以及源极区,其在第一凹陷中并且包括第一导电类型的2D材料。
  • 半导体装置以及半导体模块-202180065062.9
  • 田中文悟 - 罗姆股份有限公司
  • 2021-09-01 - 2023-05-30 - H01L27/04
  • 半导体装置包括:半导体芯片,其具有主面;第一导电层,其形成在上述半导体芯片的上述主面上,且与第一电位连接;第二导电层,其在上述主面的法线方向上与上述第一导电层对置,且与比上述第一电位高的第二电位连接;绝缘层,其形成于上述第一导电层与上述第二导电层之间;以及第一焊盘,其在从上述法线方向观察上述半导体芯片时的俯视时的第一方向上形成于远离与上述第二导电层对置的区域的区域,且与上述第一导电层电连接。
  • 半导体器件及其制造方法-201710296140.1
  • 宇佐美达矢 - 瑞萨电子株式会社
  • 2017-04-28 - 2023-05-09 - H01L27/04
  • 本公开涉及半导体器件及其制造方法,例如,提供了一种半导体器件,其包括能够降低光接收元件的制造成本并改进光接收元件的光学性能的光接收元件。例如,形成Ge光电二极管的结构本体的p型锗层、本征锗层和n型锗层根据连续选择性外延生长来形成。具有开口部分的绝缘膜形成在SOI衬底的硅层上,并且本征锗层形成为从开口部分突出到绝缘膜上方。简而言之,通过使用具有开口部分的绝缘膜,本征锗层的截面形成为蘑菇形状。
  • 半导体装置-201680084166.3
  • 日野史郎;贞松康史;八田英之;永久雄一;海老原洪平 - 三菱电机株式会社
  • 2016-04-11 - 2023-05-02 - H01L27/04
  • 本申请说明书公开的技术涉及有效地抑制堆垛层错的产生所引起的正向电压的偏移的技术。与本技术相关的半导体装置具备:第2导电类型的第1阱区域(31);第2导电类型的第2阱区域(32),在俯视时夹着多个第1阱区域整体而设置,面积比各个第1阱区域大;第2导电类型的第3阱区域(33),在俯视时夹着第2阱区域而设置,面积比第2阱区域大;以及第1导电类型的分断区域(25),设置于第2阱区域与第3阱区域之间且上表面与绝缘体接触。
  • 半导体器件及其制造方法-201710346560.6
  • 吴旼哲;朴世镇 - 三星电子株式会社
  • 2017-05-17 - 2023-04-18 - H01L27/04
  • 公开了一种半导体器件及其制造方法。该方法包括:在衬底上形成有源图案,该衬底包括在第一方向上彼此相邻的第一逻辑单元区域和第二逻辑单元区域;以及在衬底上形成暴露有源图案的上部的器件隔离层。形成有源图案包括:形成在第一方向上彼此平行地延伸并跨过第一逻辑单元区域和第二逻辑单元区域的第一线掩模图案;在第一线掩模图案上形成上分隔掩模图案,上分隔掩模图案包括交叠第一线掩模图案中的至少两个的第一开口;从该至少两个第一线掩模图案形成第一硬掩模图案;以及蚀刻衬底以形成限定有源图案的沟槽。
  • 碳化硅半导体装置及电力转换装置-201911059877.7
  • 石桥和也;楢崎敦司;香川泰宏;田口健介 - 三菱电机株式会社
  • 2019-11-01 - 2023-04-14 - H01L27/04
  • 涉及碳化硅半导体装置及电力转换装置。提供能够对由碳化硅晶体的堆叠缺陷引起的装置性能的劣化进行抑制的半导体装置。漂移层(21)具有第1导电型。阱区域(22)具有第2导电型。源极区域(23)设置于阱区域(22)之上,具有第1导电型。阱接触区域(24)与阱区域(22)接触,阱接触区域(24)具有第2导电型,具有比阱区域(22)的第2面处的杂质浓度高的第2面处的杂质浓度。栅极电极(42)设置于栅极绝缘膜(41)之上。肖特基电极(51)与漂移层(21)接触。源极欧姆电极(52)与源极区域(23)接触。电阻体(53)与阱接触区域(24)接触,电阻体(53)具有比源极欧姆电极(52)高的每单位面积的电阻。
  • 电容装置及其制备方法-201980001345.X
  • 陆斌;沈健;皮波 - 深圳市汇顶科技股份有限公司
  • 2019-07-26 - 2023-04-07 - H01L27/04
  • 本申请实施例提供一种电容装置及其制备方法,所述电容装置包括:至少一个电容器;其中,所述至少一个电容器包括至少一层第一电介质层和至少一层第二电介质层,所述第一电介质层具有正的电压系数且所述第二电介质层具有负的电压系数;和/或,所述第一电介质层具有正的温度系数且所述第二电介质层具有负的温度系数。利用正负相消的原理,可以使得所述至少一个电容器作为一个整体时其电压系数和/或温度系数为0或接近0。由此,所述至少一个电容器的偏压或者温度发生变化时,其容值不会发生变化或变化较小,有效保证了所述电容装置的性能。
  • 具有不同沟道长度的垂直传输鳍式场效应晶体管-201880033254.X
  • 鲍如强;李忠贤;望月省吾;杨振荣 - 国际商业机器公司
  • 2018-06-07 - 2023-03-21 - H01L27/04
  • 一种形成具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFETs)的方法,包括:在衬底的第一区域上形成垂直鳍和在衬底的第二区域上形成垂直鳍;在衬底的第二区域上的垂直鳍上形成盖块;在衬底的第一区域上形成第一底部源极/漏极,其中第一底部源极/漏极覆盖第一区域上的垂直鳍的下部;去除盖块;以及在衬底的第二区域中形成第二底部源极/漏极,其中第二底部源极/漏极在衬底的表面下方,其中第二底部源极/漏极不覆盖第二区域上的垂直鳍的下部。
  • 可阻挡逆电流的金属氧化物半导体晶体管-201910983685.9
  • 黄宗义;许峻铭;黄炯福 - 通嘉科技(深圳)有限公司;通嘉科技股份有限公司
  • 2019-10-16 - 2023-02-28 - H01L27/04
  • 本发明公开一种可阻挡逆电流的金属氧化物半导体晶体管。在一实施例中提供一高压半导体元件,包含有一金属氧化物半导体晶体管以及一肖特基二极管。该金属氧化物半导体晶体管的一半导体基底为一第一类型。一第二类型的一深井形成于该半导体基底上。该第一类型的一基体形成于该深井上。该第二类型的一重掺杂源设于该基体上,且该重掺杂源与该基体电性上相短路。该肖特基二极管具有一金属层,作为该肖特基二极管的一阳极,形成于该深井上。该金属层与该深井形成一肖特基接面。
  • 半导体器件和电子设备-202180041720.0
  • 高际修平;古谷博司;清家健 - 罗姆股份有限公司
  • 2021-05-19 - 2023-02-14 - H01L27/04
  • 半导体器件例如包括与衬底电弧导通的一个或多个第一子触头。至少一个第一子触头形成在衬底上的元件放置区域中并且具有比衬底低的阻抗。至少一个第一子触头可以与形成在元件放置区域上的电路元件相邻。在第一导电类型的衬底上,形成第二导电类型的外延层,并且第一子触头可以包括具有比衬底低的阻抗的第一布线以及穿过外延层并且与第一布线和衬底导电的第一导电类型的半导体区域。
  • 半导体装置以及模块-202180031790.8
  • 安达永纯 - 株式会社村田制作所
  • 2021-04-28 - 2022-12-16 - H01L27/04
  • 本发明涉及一种半导体装置,具备设置于半导体基板的第一主面的电路层,上述电路层具备第一电极层、电介质层、第二电极层、第一外部电极以及第二外部电极,在俯视观察上述电路层时,上述第一电极层具有在厚度方向上与上述第二电极层对置的第一对置部、和不与上述第二电极层对置的第一非对置部,上述第二电极层具有与上述第一电极层对置的第二对置部、和不与上述第一电极层对置的第二非对置部,上述第一外部电极配置在比上述第二外部电极靠近上述半导体基板的第二端面侧,上述第一电极层的重心配置在比上述第二电极层的重心靠近上述第二端面侧,上述第一电极层的面积占第二电极层非形成区域的比例P1为80%以上且100%以下,上述第二电极层非形成区域是上述半导体基板的区域中的比上述第二对置部的上述第二端面侧的端部靠近上述第二端面侧的区域。
  • 半导体器件-202180027411.8
  • 幸忠男 - 罗姆股份有限公司
  • 2021-03-24 - 2022-12-02 - H01L27/04
  • 一种半导体器件,其包括:半导体层;形成于所述半导体层的与接地电位连接的第1导电型的第1区域;形成于所述半导体层的第2导电型的第2区域;形成于所述半导体层上的覆盖所述第1区域和所述第2区域的绝缘膜;内部电路;驱动所述内部电路或者能够从所述内部电路驱动的信号端子;连接所述内部电路与所述信号端子的第1配线;电阻元件,其形成在所述绝缘膜上,且设置在所述第1配线的中途,并且包括隔着所述绝缘膜与所述第2区域相对的第1电阻;和第2配线,其在比所述电阻元件靠近所述信号端子一侧连接于所述第1配线,并且将所述第1配线与所述第2区域连接。
  • 集成电路-202180024699.3
  • 茂木朗;大塚信也 - 美蓓亚三美株式会社
  • 2021-03-29 - 2022-11-11 - H01L27/04
  • 集成电路具备:电源端子,其输入电源电压;电源电压检测部,其输出与对电源端子的电源电压的输入状态对应的电源电压检测信号;动作模式信号输入端子,其输入动作模式信号;以及动作模式决定部,其基于动作模式信号和电源电压检测信号来决定动作模式。
  • 电容器和电容器的制造方法-202080098369.4
  • 石户亮祐;田中岳利 - 罗姆股份有限公司
  • 2020-12-09 - 2022-11-11 - H01L27/04
  • 本发明提供一种电容器,其包括:具有一方侧的第一主面和另一方侧的第二主面的衬底(2);在厚度方向上贯通衬底的多个第一内部电极形成用贯通孔(3);在厚度方向上贯通衬底的多个第二内部电极形成用贯通孔(4);埋置于第一内部电极形成用贯通孔内的由导电体构成的第一内部电极(5);和埋置于第二内部电极形成用贯通孔内的由导电体构成的第二内部电极(6)。在从与第一主面正交的法线方向看的俯视时,包括多个第一内部电极形成用贯通孔(3)和多个第二内部电极形成用贯通孔(4)的多个内部电极形成用贯通孔(3、4)配置成网格状。
  • 半导体装置及电子设备-202180023374.3
  • 场色正昭 - 索尼半导体解决方案公司
  • 2021-02-17 - 2022-11-08 - H01L27/04
  • 提供一种半导体装置,该半导体装置能够实现电容元件,该电容元件的电容值的偏置依赖性小,并且在不降低工作电压的情况下该电容元件具有大电容密度。该半导体装置包括:半导体基板;第一电容元件,堆叠在半导体基板上;以及第二电容元件,堆叠在第一电容元件的与半导体基板侧相反的一侧,并且具有与第一电容元件的电容值的偏置特性相反的特性。第一电容元件和第二电容元件并联连接。
  • 半导体装置-201680073975.4
  • 长尾胜久 - 罗姆股份有限公司
  • 2016-12-07 - 2022-11-04 - H01L27/04
  • 提供一种能够通过抑制从电流感测部向与感测侧表面电极接合的布线材料的热的逸出来提高电流感测部的主电流的电流值的检测精度的SiC半导体装置。提供半导体装置1,所述半导体装置1包含:SiC半导体基板、包含主电流侧单位单元34的源极部27、包含感测侧单位单元40的电流感测部26、配置在源极部27的上方的源极侧表面电极5、以及配置在电源感测部26的上方且具有接合有感测侧线的感测侧焊盘15的感测侧表面电极6,感测侧单位单元40被配置于避开了感测侧焊盘15的正下部的位置。
  • 集成电路器件-201810189472.4
  • 李俊坤;富田隆治;李道仙;金哲性;李到玹 - 三星电子株式会社
  • 2018-03-08 - 2022-10-28 - H01L27/04
  • 一种集成电路器件包括至少一个鳍型有源区、在至少一个鳍型有源区上的栅线以及在栅线的至少一侧的至少一个鳍型有源区上的源极/漏极区。第一导电插塞连接到源极/漏极区并且包括钴。第二导电插塞连接到栅线并与第一导电插塞间隔开。第三导电插塞连接到第一导电插塞和第二导电插塞的每个。第三导电插塞电连接第一导电插塞和第二导电插塞。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top