|
|
钻瓜专利网为您找到相关结果 27个，建议您 升级VIP下载更多相关专利
- [发明专利]子放大器、开关装置以及半导体装置-CN201780094741.2有效
-
山田康利
-
超极存储器股份有限公司
-
2017-09-11
-
2023-10-20
-
G11C7/06
- 本发明提供一种子放大器、开关装置及半导体装置，通过使用单端信号线，能够在抑制芯片面积增加的同时，同时地读出或写入大量数据。子放大器(SAP)具有：解除一对局部布线(LIOT、LIOB)的预充电的第一预充电电路(110)；基于写入信号(WT)将写入数据反相并经由局部布线(LIOT、LIOB)的一方从主布线(MIOB)向读出放大器(SA)传输的局部反相驱动电路(120)；基于写入信号(WT)将写入数据经由局部布线(LIOT、LIOB)的另一方从主布线(MIOB)向读出放大器(SA)传输的局部非反相驱动电路(130)；以及基于读出信号(RT)将读出数据反相并从局部布线(LIOT、LIOB)的一方向主布线(MIOB)传输的主反相驱动电路(140)。
- 放大器开关装置以及半导体
- [发明专利]运算处理装置-CN202310817708.5在审
-
梶谷一彦;安达隆郎
-
超极存储器股份有限公司
-
2017-06-02
-
2023-10-13
-
G11C5/02
- 本发明的运算处理装置具有：处理部主体(21)，其在规定的第一方向(F1)上排列设置；多个路由器部(30)，其排列设置在与各个所述处理部主体(21)的所述第一方向(F1)交叉的第二方向(F2)上，对多个所述处理部主体(21)之间的数据通信进行中继；以及通信线(12)，其连接多个所述路由器部(30)，所述处理部主体(21)具有排列设置在与所述第一方向(F1)交叉的所述第二方向(F2)上的多个子部(22)，所述子部(22)具有一个运算部(23)和一个存储部(24)，所述运算部(23)包含至少一个核(25)，所述存储部(24)排列设置在所述运算部(23)的第一方向(F1)上。
- 运算处理装置
- [发明专利]半导体模块-CN201780091511.0有效
-
梶谷一彦;安达隆郎
-
超极存储器股份有限公司
-
2017-06-02
-
2023-07-11
-
G11C5/02
- 本发明提供一种半导体模块，通过能够扩大存储带宽并且减少耗电从而能够提高数据传输效率。半导体模块(1)具有中介层(10)和处理部(20)，所述处理部(20)载置在所述中介层(10)并与所述中介层(10)电连接，所述处理部具有在沿所述中介层(10)的板面的第一方向(F1)上排列设置的多个处理部主体(21)，所述处理部主体(21)具有多个子部(22)，所述子部(22)具有一个运算部(23)和一个存储部(24)，所述运算部(23)包含至少一个核(25)，所述存储部(24)由层叠型RAM模块构成，并排列设置在运算部(23)的第一方向(F1)上，多个所述子部(22)排列设置在与第一方向(F1)交叉的第二方向(F2)上。
- 半导体模块
- [发明专利]半导体装置-CN202280004368.8在审
-
长谷川雅俊;泷泽明彦;中原茂;元山裕二;余公秀之
-
超极存储器股份有限公司
-
2022-07-05
-
2023-05-30
-
G11C11/406
- 本发明的一个方面涉及一种比较便宜且能够高速输出数据的半导体装置，其具有多个存储器和控制器，所述多个存储器分别具有：选通信号传输线路，其依次具有选通信号输入端子、选通信号延迟电路和选通信号输出端子；多个数据输出电路，其与所述选通信号传输线路的所述选通信号延迟电路的下游侧连接；数据输出总线，其与所述多个数据输出电路连接，所述控制器具有：选通信号电路，其向所述选通信号输入端子输入所述选通信号；数据缓冲电路，其临时存储从所述数据输出端子输出的所述数据；延迟调节电路，其以减少从所述选通信号输出端子输出的所述选通信号相对于从所述选通信号电路输出的所述选通信号的延迟在所述存储器之间的差异的方式，调节所述选通信号延迟电路的延迟量。
- 半导体装置
- [发明专利]半导体装置及其制造方法-CN202080102980.X在审
-
本间一郎;川越刚
-
超极存储器股份有限公司
-
2020-07-16
-
2023-03-21
-
H01L21/768
- 本发明提供一种能够抑制贯穿电极区域的面积的增加的半导体装置及其制造方法。半导体装置(1)具有：基准单元(100)，其以使电路层(11、21)邻接的方式层叠有至少两个电路模块(10、20)；附加单元(200)，其以使电路层(31、41)邻接的方式层叠有其他的至少两个电路模块(30、40)，附加单元(200)层叠在基准单元(100)；以及过孔(300)，其跨越基准单元(100)和附加单元(200)来配置，且在层叠方向延伸，过孔(300)具有配置在基准单元(100)的基准过孔(310)和配置在附加单元(200)的附加过孔(320)，附加过孔(320)在与基准过孔(310)接触的位置具有比基准过孔(310)的直径小的直径。
- 半导体装置及其制造方法
- [发明专利]半导体装置及其制造方法-CN202080099167.1在审
-
长谷川雅俊
-
超极存储器股份有限公司
-
2020-05-11
-
2022-11-25
-
H01L25/065
- 本发明提供一种能够削减线圈的配置面积的半导体装置及其制造方法。半导体装置(1)层叠有三个以上的多个芯片(10、11、12……)，多个芯片(10、11、12……)分别具有：基板(20、21、……)；发送线圈(30、31、……)；接收线圈(40、41、……)，其设置在基板(20、21、……)的面内方向上与发送线圈(30、31、……)不重叠的区域，发送线圈(30、31、……)配置在层叠方向D上与另一个芯片(10、11、12……)的接收线圈(40、41、……)邻接且重叠的区域，接收线圈(40、41、……)构成为能够与配置在相同基板(20、21、……)的发送线圈(30、31、……)之间进行数据传输。
- 半导体装置及其制造方法
- [发明专利]层叠型半导体晶片-CN202210508351.8在审
-
山田康利;上村浩二;安达隆郎
-
超极存储器股份有限公司
-
2016-12-22
-
2022-08-16
-
G11C11/401
- 本发明提供一种层叠型半导体晶片，其由多个半导体晶片、备用半导体晶片、控制晶片堆叠而成，多个半导体晶片包含半导体芯片，备用半导体晶片包括用于作为半导体芯片的备品来使用的备用半导体芯片，控制晶片包括控制芯片，控制芯片包括存储部，基于存储部存储的信息，对多个半导体芯片的工作状态和备用半导体芯片的工作状态进行控制，包含半导体芯片的多个半导体晶片和包含备用半导体芯片的备用半导体晶片中的存在缺陷的半导体芯片所相关的信息被存储在如下位置的控制芯片的存储部，该控制芯片位于控制晶片中的与存在缺陷的半导体芯片重叠的位置。由此能够提高半导体芯片的成品率。
- 层叠半导体晶片
- [发明专利]半导体存储装置-CN201680084340.4有效
-
山田康利;泷下隆治
-
超极存储器股份有限公司
-
2016-04-08
-
2022-05-10
-
G11C11/406
- 本发明的目的是实现不会使DRAM的芯片面积大幅增大并解决RowHammer问题的结构。一种半导体存储装置包含：存储器部，其具有多个存储单元；地址锁存部，其接收激活指令和其地址，每次接收激活指令时将地址进行锁存并保持；刷新控制部，其在接收到刷新指令的情况下，向存储器访问控制部指示常规刷新工作，并且向存储器访问控制部指示针对所述地址锁存部锁存了的地址的附近的地址的中断刷新工作；以及存储器访问控制部，其基于来自刷新控制部的指示，对存储器部执行常规刷新工作和中断刷新工作。
- 半导体存储装置
- [发明专利]堆叠型半导体装置及其制造方法-CN201680079361.7有效
-
山田康利;上村浩二;安达隆郎
-
超极存储器股份有限公司
-
2016-12-22
-
2022-05-06
-
G11C29/00
- 本发明的目的在于提供一种能够实现制造成品率的提高的堆叠型半导体装置，此外，提供该堆叠型半导体装置的制造方法。本发明为由多个半导体芯片、备用半导体芯片、控制芯片堆叠而成的堆叠型半导体装置，所述备用半导体芯片用于作为所述半导体芯片的备品来使用，所述控制芯片对所述多个半导体芯片的工作状态和所述备用半导体芯片的工作状态进行控制。在这种结构中，所述半导体芯片以及所述备用半导体芯片包含非接触通信部和工作开关，所述半导体芯片以及所述备用半导体芯片能够通过所述非接触通信部与其它所述半导体芯片进行非接触式通信，所述控制芯片通过切换所述半导体芯片的所述工作开关来对所述半导体芯片的工作状态进行控制，通过切换所述备用半导体芯片的所述工作开关来对所述备用半导体芯片的工作状态进行控制。
- 堆叠半导体装置及其制造方法
|
