[发明专利]制造掺杂氮的介电层的方法有效
| 申请号： | 200510068839.X | 申请日： | 2005-05-12 |
| 公开（公告）号： | CN1862776A | 公开（公告）日： | 2006-11-15 |
| 发明（设计）人： | 王俞仁;颜英伟;龙健华;黄国泰 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L21/3115 | 分类号： | H01L21/3115;H01L21/283;H01L21/324;H01L21/336;H01L21/8238 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波;侯宇 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种制造掺杂氮的介电层的方法。根据该方法，先于半导体基底上形成一介电层后，对该介电层进行两阶段的氮化工艺，接着进行一到两阶段的退火工艺。由于利用该方法所形成的介电层中的氮分布较为均匀，因此该介电层具有较优越的电性。 | ||
| 搜索关键词： | 制造 掺杂 介电层 方法 | ||
【主权项】：
1.一种制造掺杂氮的介电层的方法，该方法至少包括：于半导体基底上形成一介电层；对该介电层进行一第一氮化工艺：对该介电层进行一第二氮化工艺；对该介电层进行一低温退火工艺；以及对该介电层进行一高温退火工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510068839.X/，转载请声明来源钻瓜专利网。
- 上一篇：枢纽器
- 下一篇：基于受激布里渊散射和光纤环形结构可控光脉冲延时装置
- 同类专利
- 基板处理方法和基板处理装置-202310319334.4
- 及川大海;高村侑矢 - 东京毅力科创株式会社
- 2023-03-29 - 2023-10-17 - H01L21/3115
- 本发明提供一种基板处理方法和基板处理装置，能够形成氘的浓度高且表面的氧化被抑制的膜。本公开的一个方式的基板处理方法包括以下工序：准备在表面具有对象膜的基板；形成覆盖所述对象膜的阻挡膜；向被所述阻挡膜覆盖的所述对象膜供给氘气和氧气，来向所述对象膜注入氘；以及在将氘注入到所述对象膜后去除所述阻挡膜。
- 介电薄膜、其制作方法及导电插塞-202310645608.9
- 薛翔;张伟;汪民武;林智伟;郭廷晃 - 合肥晶合集成电路股份有限公司
- 2023-06-02 - 2023-08-29 - H01L21/3115
- 本发明提供了介电薄膜、其制作方法及导电插塞。该介电薄膜包括非硅基介电膜和掺杂至非硅基介电膜中的氟自由基。其中，由于膜层的介电性与形成膜层的材料的极性有关，即材料的极性越大，膜层的介电常数越小，基于此，在低介电常数的非硅基介电膜中掺杂低极性基团的氟自由基之后，该氟自由基能够增加膜层材料的疏水性，从而减少了膜层材料与空气中的潮气的反应，进而减少了羟基基团等高极性基团的形成，且氟自由基本身为低极性基团，因此，氟自由基对非硅基介电膜的介电性的影响较小，从而能够使得介电薄膜达到理论上的最小k值。
- 晶体管及其制备方法-201910866406.0
- 李相遇;崔基雄;金成基 - 夏泰鑫半导体（青岛）有限公司
- 2019-09-12 - 2023-03-31 - H01L21/3115
- 一种晶体管的制备方法，其包括如下步骤：提供一基板，并在所述基板上形成栅极结构；在所述基板上形成覆盖所述栅极结构的绝缘层，所述绝缘层的材质为氧化硅；对所述绝缘层进行惰性气体离子注入并对惰性离子注入后的绝缘层进行湿法蚀刻以去除部分的绝缘层；以及对所述绝缘层进行干法蚀刻以去除部分的绝缘层。本发明还提供上述方法制备得到的晶体管。所述晶体管的制备方法通过对湿法蚀刻前的绝缘层进行惰性气体离子注入，蚀刻后得到的绝缘层会具有均一的膜厚，进而提升晶体管的性能。
- 一种半导体器件的形成方法-202211701245.8
- 朱红波;欧志文;唐斌;付志强;杨洪军;苏小鹏 - 广州粤芯半导体技术有限公司
- 2022-12-29 - 2023-01-31 - H01L21/3115
- 本发明提供一种半导体器件的形成方法，涉及半导体制造领域，并通过在形成图形化的光刻胶层之前，增加了通过离子注入工艺对所述氧化硅层注入非电性元素，改变了所述氧化硅层表面的富氧状况，达到了对氧化硅层的材料改性的效果，增加了所述光刻胶层与所述氧化硅层之间的粘附性，同时降低了湿法刻蚀工艺时BOE溶液对所述氧化硅层的刻蚀速率，达到改善湿法刻蚀工艺形成钻蚀及在光刻胶下方由于BOE溶液渗透导致的额外的冲刷，改善了BOE溶液对所述氧化硅层的横向蚀刻和纵向蚀刻的蚀刻比例，增加了半导体器件的工艺窗口，从而避免了SGT器件的沟槽内的多晶硅栅极和位于沟槽上方的多晶硅源极接触的风险，使得SGT器件不会失效。
- 半导体器件的制备方法-202211067418.5
- 李伟;刘宇恒;符云飞;闫冬;王梓杰 - 长鑫存储技术有限公司
- 2022-09-01 - 2022-11-25 - H01L21/3115
- 本公开实施例提供一种半导体器件的制备方法，包括：提供半导体衬底，半导体衬底表面形成有原生氧化层；对原生氧化层进行氟离子掺杂；对位于原生氧化层底部的半导体衬底进行氧化处理，以形成氧化层，且氧化处理采用的气体与原生氧化层发生反应，将原生氧化层转化为气态的副产物，以去除原生氧化层。本公开实施例，可以有效去除原生氧化层，并形成高质量的氧化层，避免原生氧化层残留影响氧化层的性能，从而改善半导体器件的性能。
- 衬底的APC方法-202210884807.0
- 刘洋;蒙飞 - 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
- 2022-07-26 - 2022-10-14 - H01L21/3115
- 本发明提供一种衬底的APC方法，包括：提供一衬底，所述衬底从下往上依次包括：堆叠的底部子衬底层、中间氧化层和顶部子衬底层；对衬底进行有源区工艺，此时，所述衬底上形成有预先氧化层；根据顶部子衬底层的厚度，获取APC工艺时间；根据APC工艺时间，调整预先氧化层的厚度以得到牺牲氧化层；利用牺牲氧化层，对衬底执行离子注入工艺。本申请通过在对所述衬底执行离子注入工艺之前，直接根据顶部子衬底层的厚度和APC工艺系数，提前获取APC工艺时间，动态调整不同器件区和/或不同批次中的预先氧化层的厚度，简化了APC工艺，从而在薄膜器件的CMOS工艺中的离子注入前改善因不同批次衬底本身膜厚差异带来的器件性能波动影响。
- 控制氮掺杂深度分布的方法和半导体器件-202210780263.3
- 王文岩;余飞;辛孟阳;姜伟鹏;刘韬 - 北京屹唐半导体科技股份有限公司
- 2022-07-05 - 2022-09-23 - H01L21/3115
- 本发明涉及一种控制氮掺杂深度分布的方法和半导体器件。所述控制氮掺杂深度分布的方法包括氧化步骤、氮化掺杂步骤和退火步骤；其中，所述氮化掺杂步骤包括源功率不同的第一等离子体氮化掺杂步骤和第二等离子体氮化掺杂步骤。根据本发明的控制氮掺杂深度分布的方法能够获得更宽的氮掺杂深度分布。
- 一种半导体器件的制作方法-201911051866.4
- 张豪;郭海峰 - 长江存储科技有限责任公司
- 2019-10-31 - 2022-08-30 - H01L21/3115
- 本发明公开了一种半导体器件的制作方法，本发明技术方案对至少一层第二介质层进行掺杂，形成掺杂介质层，以提高其对红外光和/或近红外的光的吸收系数，当采用光源设备照射半导体衬底上表面的堆叠结构时，可以将掺杂介质层作为光吸收层，使得掺杂介质层吸光发热，以调节温度，可以精确控制制备选择性外延层的工艺温度参数，从而可以在设定温度范围内，在所述半导体衬底上表面形成质量较好的选择性外延层。
- 等离子体氮化掺杂方法和装置及半导体器件-202210535375.2
- 姜伟鹏;刘韬;王文岩;辛孟阳;余飞 - 北京屹唐半导体科技股份有限公司
- 2022-05-18 - 2022-07-08 - H01L21/3115
- 本发明涉及一种等离子体氮化掺杂方法、等离子体氮化掺杂装置和半导体器件。所述等离子体氮化掺杂方法包括向处理腔室提供等离子体前体气体；向所述处理腔室施加频率在1‑100MHz内的混合异频源射频，以产生等离子体；对待处理工件表面的膜层进行氮化掺杂。根据本发明的等离子体掺杂方法通过采用混合异频源射频能够对氮化掺杂浓度和氮化掺杂深度进行灵活控制。
- 改善STI平坦度的方法-202210097309.1
- 靳丹丹;沈耀庭;周春 - 上海华力集成电路制造有限公司
- 2022-01-27 - 2022-05-13 - H01L21/3115
- 本发明提供一种改善STI平坦度的方法，提供衬底，衬底上形成有阱，还形成有STI用以定义出的有源区；在衬底上形成覆盖STI和有源区的光刻胶层，光刻使得有源区和部分STI裸露；对裸露的有源区和部分STI进行离子注入，用以形成轻掺杂漏；利用非激活离子对裸露的有源区和部分STI进行离子注入，其中STI被离子注入的深度为第一深度，未被离子注入的深度为第二深度，第一深度与第二深度的差值小于10埃。本发明改善了离子注入的STI区域与未进行离子注入的STI区域间高度的差异，便于去除伪栅，避免金属栅成型后的性能受到影响。
- 半导体器件的形成方法-202010933007.4
- 张海洋;纪世良;刘盼盼 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2020-09-08 - 2022-03-08 - H01L21/3115
- 本发明提供了一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成待刻蚀层；在所述待刻蚀层上形成图案化的核心层；在所述核心层侧面形成保护层或在所述核心层侧面和顶面形成保护层；对所述待刻蚀层进行处理；去除待刻蚀层后在所述半导体衬底上形成图案；其中，去除待刻蚀层过程中所述核心层的保护层被一同去除。上述的方案，可以提高所形成的半导体器件的性能。
- 屏蔽栅极沟槽结构的制备方法-202011261890.3
- 梁肖;张凌越;姜波 - 上海华虹宏力半导体制造有限公司
- 2020-11-12 - 2021-02-02 - H01L21/3115
- 本发明提供一种屏蔽栅极沟槽结构的制备方法，所述屏蔽栅极沟槽结构的制备方法包括：提供一衬底，所述衬底中形成有沟槽，且在所述衬底与所述沟槽的表面形成有氧化层。对所述氧化层进行离子注入。去除位于所述沟槽侧壁上的部分厚度的所述氧化层。因此，本发明通过对所述氧化层进行离子注入，从而改变所述氧化层的化学性质，进而能够在去除位于所述沟槽侧壁上的部分厚度的所述氧化层时，提高所述氧化层的刻蚀速率。故在不改变原工艺的条件下，所述氧化层的刻蚀速率增加，能够缓解原工艺中出现的侧向刻蚀的问题，则本发明不仅节约了制备的时间成本，提高效率，还能够到达较佳的工艺效果，提高器件性能。
- 半导体结构的形成方法-201510548258.X
- 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-08-31 - 2020-05-08 - H01L21/3115
- 一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成界面层；在所述界面层表面形成高k介质层；进行第一退火工艺，所述第一退火工艺用于在所述高k介质层内掺杂优化离子，所述优化离子用于填补所述高k介质层内的缺陷。所形成的半导体结构性能改善。
- 一种半导体器件及形成方法-201510271611.4
- 赵杰 - 中芯国际集成电路制造(上海)有限公司
- 2015-05-25 - 2017-01-04 - H01L21/3115
- 一种半导体器件及形成方法，所述半导体器件的形成方法包括：提供半导体衬底，所述半导体衬底包括第一阈值电压区、第二阈值电压区、第三阈值电压区，各阈值电压区的半导体衬底上具有栅极凹槽；在栅极凹槽底部形成层间介质层；在栅极凹槽的底部和侧壁形成高K介质层；对第二阈值电压区和第三阈值电压区的栅极凹槽内的所述高K介质层进行第一次离子掺杂；在栅极凹槽的高K介质层之上形成衬垫层；对第三阈值电压区的栅极凹槽内的所述衬垫层进行第二次离子掺杂。所述半导体器件及形成方法可以使得MOS管的高K介质层、衬垫层具有不同的功函数，从而在形成具有不同阈值电压的MOS晶体管的同时减小了EOT的厚度。
- 氮掺杂碳化硅薄膜的反应设备及其制备方法-201410377349.7
- 雷通 - 上海华力微电子有限公司
- 2014-08-01 - 2014-12-03 - H01L21/3115
- 本发明提供了一种氮掺杂碳化硅薄膜的反应设备及其制备方法，在第一站点上方的供气装置包括一独立的远程等离子体系统，从而可以在预处理过程中产生远程H2/He等离子体，或远程NH3/N2等离子体，用以修复low k介质的K值、以及去除Cu表面的CuO，从而增强low k材料和氮掺杂碳化硅薄膜的粘附性和Cu和氮掺杂碳化硅薄膜的黏附性；并且，第一站点上方的供气装置区别于其它三个站点的供气装置而独立控制，使预处理过程可以进行自由调节；由于在反应设备的反应腔中的四个站点同时工作，因此，为了使预处理过程和其它过程互不影响，采用气帘技术将四个站点隔离开来，从而提高预处理过程的工艺质量；通过本发明可以提高最终产品的可靠性和电性能。
- 一种半导体器件及其制备方法-201310023826.5
- 甘正浩;冯军宏 - 中芯国际集成电路制造（上海）有限公司
- 2013-01-22 - 2014-07-23 - H01L21/3115
- 本发明提供了一种半导体器件及其制备方法，包括：提供半导体衬底；在所述衬底上形成界面层、高K介电层；在含氧气氛中进行室温固化，以使氧扩散至所述高K介电层中，抑制氧空位的形成，降低漏电，改善与时间相关电介质击穿；在所述高K介电层上形成金属栅极。在本发明中在制备含金属栅极的半导体器件的过程中，在形成所述高K介电层之后，形成所述覆盖层之前，将所述器件置于氧气气氛中进行常温固化，通过该操作步骤使所述氧扩散至所述界面层和所述高K介电层，抑制氧空位的形成，在不增加所述有效栅极介电层厚度的情况下，来降低漏电、改善与时间相关电介质击穿，进一步提高器件的性能和稳定性。
- 半导体器件的制造方法、衬底处理方法及衬底处理装置-201210549327.5
- 广濑义朗;佐野敦;渡桥由悟;桥本良知;岛本聪 - 株式会社日立国际电气
- 2012-12-10 - 2013-06-19 - H01L21/3115
- 本申请涉及半导体器件的制造方法、衬底处理方法及衬底处理装置，形成具有低介电常数、高耐蚀刻性、高耐泄漏性的特性的薄膜。包括通过进行规定次数如下循环而在衬底上形成包含规定元素的薄膜的工序，该循环包括：通过交替地进行规定次数向衬底供给包含规定元素和卤素的原料气体的工序、和向衬底供给由碳、氮及氢这3种元素构成的组成式中碳原子的数量比氮原子的数量多的第一反应气体的工序而形成包含规定元素、氮及碳的第一层的工序；通过向衬底供给与原料气体及第一反应气体不同的第二反应气体，对第一层进行改性而形成第二层的工序。
- 先行氩离子注入损伤氧化层控制腐蚀角度的方法-201210179233.3
- 王修中;邢文超;王亮;杨寿国;黄光波 - 吉林华微电子股份有限公司
- 2012-06-01 - 2012-10-03 - H01L21/3115
- 先行氩离子注入损伤氧化层控制腐蚀角度的方法，在半导体器件制造过程中，先行通过氩离子注入损伤氧化层，实现对腐蚀角度的控制，属于半导体器件制造技术领域。现有技术采用NH4F:HF=6:1的室温BOE腐蚀，腐蚀角度达到30~45°，尽管采用0~20℃的低温BOE腐蚀，腐蚀角度也只是减小到24°～31°，这个角度依然会导致器件边缘电场较强，可靠性变差，对于高压器件来说危害更大，因此，希望能够将腐蚀角度控制到更小的区间内。本发明是这样实现的，在硅片氧化后生成的SiO2层厚度为
采用低温BOE腐蚀，在硅片氧化之后、光刻之前，先行氩离子注入，注入能量70~100keV，注入剂量1E15~1E14个/cm2，之后光刻、腐蚀。
- 不含碳自由基成分CVD膜的氧掺杂-201080057867.0
- N·K·英格尔;A·B·马利克;E·O·索利斯;N·科瓦斯基;O·柳比莫瓦 - 应用材料公司
- 2010-11-11 - 2012-09-12 - H01L21/3115
- 描述形成氧化硅层的方法。方法包括将自由基前体与自由基氧前体两者同时与不含碳的含硅前体结合的步骤。自由基前体与含硅前体之一包含氮。方法造成沉积含硅-氧-与-氮层于基板上。接着提高含硅-氧-与-氮层的氧含量以形成可能含有非常少量氮的氧化硅层。可在不同等离子体或相同等离子体中产生自由基氧前体与自由基前体。通过在含氧气氛存在下退火层而引起氧含量的提高，并通过在惰性环境中将温度提至更高而进一步提高薄膜的密度。
- 平坦化凹槽和形成半导体结构的方法-201110204521.5
- 赖朝文;林靖凯 - 南亚科技股份有限公司
- 2011-07-20 - 2012-03-14 - H01L21/3115
- 本发明公开了一种平坦化凹槽的方法，首先，提供一基底包括一凹槽部分和一平坦部分，然后，进行一氧化速率改变步骤用来改变凹槽部分的氧化速率，使得凹槽部分的氧化速率与平坦部分的氧化速率不相同，然后，形成两层氧化层分别位于凹槽部分和平坦部分，上述的两层氧化层的厚度不相同，最后，移除氧化层并且于基底上形成一平坦表面。
- 制造掺杂氮的介电层的方法-200510068839.X
- 王俞仁;颜英伟;龙健华;黄国泰 - 联华电子股份有限公司
- 2005-05-12 - 2006-11-15 - H01L21/3115
- 本发明提供一种制造掺杂氮的介电层的方法。根据该方法，先于半导体基底上形成一介电层后，对该介电层进行两阶段的氮化工艺，接着进行一到两阶段的退火工艺。由于利用该方法所形成的介电层中的氮分布较为均匀，因此该介电层具有较优越的电性。
- 在氮化氧化硅层中补偿氮的不均匀浓度-200380110220.X
- K·维乔雷克;F·格雷奇;L·赫尔曼 - 先进微装置公司
- 2003-12-22 - 2006-04-12 - H01L21/3115
- 本发明提供一种用于形成要求结合特定数量的氮的极薄绝缘层的方法，其中，由于在氮结合期间和/或在氮结合之后执行氧化工艺，故可令遍及该衬底表面的氮变化的影响随之减少。氮变化致使氮浓度取决于氧化速率，并且因此，氮浓度取决于绝缘层的厚度变化。尤其，可有效的降低包括作为栅极绝缘层的薄绝缘层的晶体管的阈值变化。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
