“H01L29/51”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果213个，建议您升级VIP下载更多相关专利

[发明专利]GaN器件及其制备方法-CN202211654188.2在审
发明人：李京波;孙一鸣;王小周 -专利权人：浙江芯科半导体有限公司
申请日： 2022-12-22 - 公布日： 2023-03-17 - 主分类号： H01L29/51 文献下载
摘要：本申请公开了GaN器件及其制备方法，其中，GaN器件包括：GaN衬底和外延片，外延片设置在GaN衬底的第一表面；栅介质层窗口，位于外延片上；CaF2薄膜，形成在栅介质层窗口上；Al2O3薄膜，形成在CaF2薄膜上，Al2O3薄膜与CaF2薄膜形成栅介质层；多晶硅层，形成在栅介质层的表面；钝化层，形成在外延片和多晶硅层的表面，钝化层具有第一窗口和第二窗口；栅金属电极，形成在第一窗口上，与多晶硅层电连接；源金属电极，形成在第二窗口上；漏金属电极，形成在GaN衬底的第二表面。本申请的GaN器件可以避免栅介质层与GaN界面处C族聚集的现象，从而提高界面特性；C可以有效降低栅极泄露电流，提高GaN器件的抗击穿能力和器件稳定性。
gan 器件及其制备方法

[发明专利]一种基于FeFET结构的真随机数发生器、制备及使用方法-CN202211276898.6在审
发明人：张睿;郑嘉麒 -专利权人：浙江大学
申请日： 2022-10-18 - 公布日： 2023-03-07 - 主分类号： H01L29/51 文献下载
摘要：本发明公开了一种基于FeFET结构的真随机数发生器、制备及使用方法。制造该器件首先在硅衬底上刻蚀形成沟道区域，沉积多晶硅，形成多晶硅沟道；其次分别沉积氧化层、铁电层和栅电极层，通过光刻和刻蚀形成铁电场效应晶体管的栅极结构；最后在栅极两侧形成铁电场效应晶体管的源漏区域，形成FeFET器件，完成真随机数发生器的制备。真随机数发生器通过外围电路测量FeFET器件的导通电阻作为真随机数。本发明利用FeFET的铁电层在极化翻转过程中发生翻转的第一个铁电畴的位置和电压具有随机性，在晶体管性能上的表现为阈值电压的随机变化，产生随机变化的导通电阻，实现真随机数的发生。该真随机数发生器结构简单、易于集成、功耗低且具有CMOS兼容性。
一种基于 fefet 结构随机数发生器制备使用方法

[发明专利]凹入式存取装置和形成凹入式存取装置的方法-CN202210504765.3在审
发明人： H·S·杨;S·H·昌;R·比勒;江平简;李希永;J·古哈;杉浦聡 -专利权人：美光科技公司
申请日： 2022-05-10 - 公布日： 2023-03-03 - 主分类号： H01L29/51 文献下载
摘要：本申请涉及凹入式存取装置和形成凹入式存取装置的方法。一种凹入式存取装置包括在半导体材料中的沟槽中的导电栅极。栅极绝缘体沿着侧壁且在所述导电栅极与所述半导体材料之间围绕所述导电栅极的底部而延伸。一对源极/漏极区在所述沟槽的相对横向侧上在所述半导体材料的上部部分中。在所述对源极/漏极区下方在所述半导体材料中的沟道区沿着侧壁且围绕所述沟槽的底部而延伸。所述栅极绝缘体包括低k材料和高k材料。所述低k材料的特征在于其介电常数k不大于4.0。
凹入式存取装置形成方法

[发明专利]反铁电薄膜结构和电子器件、存储单元、电子装置-CN202210423984.9在审
发明人：朴报恩;金容诚;宋政奎;李周浩 -专利权人：三星电子株式会社
申请日： 2022-04-21 - 公布日： 2023-02-03 - 主分类号： H01L29/51 文献下载
摘要：本发明公开一种反铁电薄膜结构、电子器件、存储单元和电子装置，其中该反铁电薄膜结构包括：电介质层，包括铪氧化物的反铁电相；以及在电介质层中的插入层，该插入层包括氧化物。已经应用反铁电薄膜结构的电子器件可以确保具有很小滞后的工作电压区间。
反铁电薄膜结构电子器件存储单元电子装置

[发明专利]具有包括铁电绝缘体的栅极电介质堆叠的功率半导体器件-CN202210897424.7在审
发明人： F·D·普菲尔施 -专利权人：英飞凌科技股份有限公司
申请日： 2022-07-28 - 公布日： 2023-02-03 - 主分类号： H01L29/51 文献下载
摘要：公开了具有包括铁电绝缘体的栅极电介质堆叠的功率半导体器件。一种功率半导体器件，包括半导体衬底和形成在半导体衬底中并且并联电连接以形成功率晶体管的多个晶体管单元。每个晶体管单元包括栅极结构，栅极结构包括栅极电极和将栅极电极与半导体衬底分离开的栅极电介质堆叠。栅极电介质堆叠包括铁电绝缘体和第一电介质绝缘体。第一电介质绝缘体具有比二氧化硅的相对介电常数大的相对介电常数。还描述了用于开关功率晶体管的驱动器设备和操作功率晶体管的对应的方法。
具有包括绝缘体栅极电介质堆叠功率半导体器件

[发明专利]具有铁电栅极堆叠的半导体器件-CN202210897696.7在审
发明人： S·罗伊;T·艾欣格;H-J·舒尔茨 -专利权人：英飞凌科技股份有限公司
申请日： 2022-07-28 - 公布日： 2023-02-03 - 主分类号： H01L29/51 文献下载
摘要：公开了具有铁电栅极堆叠的半导体器件。一种半导体器件，包括SiC衬底和形成在SiC衬底中并且并联电连接以形成晶体管的多个晶体管单元。每个晶体管单元包括栅极结构，栅极结构包括栅极电极和将栅极电极与SiC衬底分离开的栅极电介质堆叠。栅极电介质堆叠包括铁电绝缘体。晶体管具有特定的工作温度范围，并且铁电绝缘体被利用掺杂材料掺杂，使得铁电绝缘体的居里温度在高于晶体管的特定的工作温度范围的范围内。还描述了生产半导体器件的对应的方法。
具有栅极堆叠半导体器件

[发明专利]一种碳化硅功率器件堆叠栅介质及制造方法-CN201910954352.3有效
发明人：王颖;隋金池;曹菲;包梦恬;于成浩 -专利权人：杭州电子科技大学
申请日： 2019-10-09 - 公布日： 2023-02-03 - 主分类号： H01L29/51 文献下载
摘要：本发明公开一种碳化硅功率器件AlON/Al2O3堆叠栅介质，所述电容结构包括：SiC衬底、堆叠栅介质层和正负金属电极；在所述SiC衬底层上设有SiC外延层；所述堆叠栅介质层包括Al2O3过渡层和AlON介质层；所述SiC外延层上设有所述Al2O3过渡层，所述Al2O3过渡层上设有所述AlON介质层；所述正负电极分别从所述AlON介质层的表面和所述SiC衬底的背面连接。本发明与应用厚度为50nm的SiO2介质层的常规器件比较，可以提高栅介质的临界击穿电场，提高了器件的可靠性。
一种碳化硅功率器件堆叠介质制造方法

[发明专利]一种基于双层电介质的碳基三端仿生突触器件及其制备方法-CN202211362815.5在审
发明人：张国和;宫晨蓉;刘佳;万贤杰;俞宙;邢乾 -专利权人：西安交通大学;中国电子科技集团公司第二十四研究所
申请日： 2022-11-02 - 公布日： 2023-01-24 - 主分类号： H01L29/51 文献下载
摘要：本发明公开了一种基于双层电介质的碳基三端仿生突触器件及其制备方法，包括衬底，衬底之上设置有栅电极，栅电极之上设置有双层电介质，双层电介质层的上表面设置有源电极和漏电极，源电极和漏电极通过半导体沟道相连接；所述双层电介质包括从下至上设置的高k金属氧化物电介质层和KH550‑GO电介质层；所述半导体沟道的材料为石墨烯。本发明可以降低突触器件的操作电压，提高电流线性度。
一种基于双层电介质碳基三端仿生突触器件及其制备方法

[发明专利]沟槽栅型HEMT器件-CN202211118455.4在审
发明人：李利哲;王国斌 -专利权人：江苏第三代半导体研究院有限公司
申请日： 2022-07-05 - 公布日： 2023-01-06 - 主分类号： H01L29/51 文献下载
摘要：本发明公开了一种沟槽栅型HEMT器件。所述沟槽栅型HEMT器件包括：双层栅介质层，设置在HEMT器件的栅极的第一侧、第二侧与凹槽内壁之间，单层栅介质层，设置在所述栅极的底部与凹槽内壁之间；所述单层栅介质层包括第一介质层，所述双层栅介质层包括：位于所述栅极的第一侧与凹槽内壁之间的第一介质层和第二介质层，位于所述栅极的第二侧与凹槽内壁之间的第三介质层和第一介质层，位于所述栅极第一侧的双层栅介质层的厚度＞位于所述栅极第二侧的双层栅介质层的厚度＞位于所述栅极底部的单层栅介质层的厚度。本发明实施例提供的沟槽栅型HEMT器件能够提升栅控能力，进而减少器件阈值电压的降低，使得器件具有较高的漏极饱和电流。
沟槽 hemt 器件

[发明专利]一种三元非晶绝缘介质薄膜及其制备方法与应用-CN202110707212.3在审
发明人：蒋春萍;刘峰峰;李玉雄;隋展鹏 -专利权人：中国科学院苏州纳米技术与纳米仿生研究所
申请日： 2021-06-24 - 公布日： 2022-12-27 - 主分类号： H01L29/51 文献下载
摘要：本发明公开了一种三元非晶绝缘介质薄膜及其制备方法与应用。所述三元非晶绝缘介质薄膜由化学式为Al(X)N的材料组成，其中X选自B、Si、Zr、Zn中的任意一种或两种以上的组合，所述三元非晶绝缘介质薄膜具有无序非晶态结构。本发明通过脉冲激光沉积技术制得三元非晶绝缘介质薄膜，制备方法简单可控，同时制备的三元非晶绝缘介质薄膜具有高的热力学稳定性、高的介电系数和低的漏电流密度，可作为一种耐强电场和大电流的反复冲击，耐高温的绝缘材料，在半导体领域有很好的应用前景。
一种三元绝缘介质薄膜及其制备方法应用

[发明专利]显示装置-CN202211306654.8在审
发明人：山口阳平;铃村功 -专利权人：株式会社日本显示器
申请日： 2018-02-26 - 公布日： 2022-12-20 - 主分类号： H01L29/51 文献下载
摘要：本发明涉及显示装置。要解决的课题在于提高使用氧化物半导体的TFT的可靠性。显示装置的特征在于，包含具有形成有多个像素的显示区域的基板，所述像素包含使用了第一氧化物半导体(12)的第一TFT，在所述第一氧化物半导体(12)之上，形成第一栅极绝缘膜(13)，所述第一栅极绝缘膜(13)由第一硅氧化膜(131)与第一铝氧化膜(132)的层叠构造形成，在所述第一铝氧化膜(131)之上形成有第一栅电极(14)。
显示装置

[发明专利]磷掺杂的氧化镓介电层、薄膜晶体管及其制备方法-CN202211138015.5在审
发明人：许望颖;彭涛;卓双木;林秋宝;黄伟城 -专利权人：集美大学
申请日： 2022-09-19 - 公布日： 2022-12-16 - 主分类号： H01L29/51 文献下载
摘要：本发明提供了一种磷掺杂的氧化镓介电层、薄膜晶体管及其制备方法，通过磷(P)掺杂利用水溶液法合成了具有优异介电性能的Ga2O3介电层。适当的P掺入可充当网络连接并减少Ga2O3中的氧相关缺陷(氧空位和羟基)，从而改善Ga2O3介电层的介电特性。使用具有最佳掺杂浓度的Ga‑P‑O电介质，使得氧化物薄膜晶体管表现出更高的性能，包括高的迁移率，高的电流开/关比，低工作电压和可忽略不计的滞后性，并且具有出色的偏置应力稳定性。不仅如此，Ga2O3介电层利用水溶液法合成，简单快速，十分方便，适合大规模生产，并为下一代低成本先进Ga2O3器件提供了一条新途径。
掺杂氧化镓介电层薄膜晶体管及其制备方法

[发明专利]一种全二维铁电型超陡坡晶体管及其制备方法与应用-CN202210926911.1在审
发明人：杨玉珏;龙胤;霍能杰;束开翔;刘子浩;张欣;董华锋;吴福根 -专利权人：广东工业大学
申请日： 2022-08-03 - 公布日： 2022-12-13 - 主分类号： H01L29/51 文献下载
摘要：本发明涉及一种全二维铁电型超陡坡晶体管及其制备方法与应用，该晶体管包括由少层二维导电层、少层二维铁电AgInP2Se6层和少层二维半导体沟道层依次层叠组成的三层全二维异质结构，源极和漏极位于所述二维导电层上；栅极位于所述二维导电层上，不与所述二维铁电AgInP2Se6层及所述沟道层接触。该全二维铁电型超陡坡晶体管呈现出了超陡峭的亚阈值摆幅、极低的操作电压和超快的操作频率，为未来大规模集成电路的发展提供了新的路径，在一实施例中，该晶体管在室温下的亚阈值摆幅最低可达到10mV/decade，突破了传统场效应管的理论极限值(60mV/decade)，其操作电压最小可达0.1V。
一种二维铁电型超陡坡晶体管及其制备方法应用

[发明专利]薄膜结构、包括其的半导体器件、晶体管以及半导体装置-CN202210624256.4在审
发明人：崔悳铉;许镇盛;文泰欢;赵常玹 -专利权人：三星电子株式会社
申请日： 2022-06-02 - 公布日： 2022-12-06 - 主分类号： H01L29/51 文献下载
摘要：提供一种薄膜结构、包括该薄膜结构的半导体器件和包括该半导体器件的半导体装置。薄膜结构包括基板和在基板上的铁电层。铁电层包括具有萤石结构的化合物，其中001晶向在基板的法线方向上取向，并且具有正交相并包含氟。铁电层可以具有铁电性。
薄膜结构包括半导体器件晶体管以及半导体装置

[发明专利]一种铁电负电容场效应晶体管及其制备方法-CN202211043686.3在审
发明人：柯晴青;刘冰涛;孙晗熙;郇昌梦 -专利权人：中山大学
申请日： 2022-08-29 - 公布日： 2022-12-02 - 主分类号： H01L29/51 文献下载
摘要：本发明提供了一种铁电负电容场效应晶体管及其制备方法，涉及晶体管领域。该铁电负电容场效应晶体管包括衬底、绝缘氧化层、沟道层、绝缘缓冲层、栅极介质层、栅极铁电层和电极；衬底位于底层，绝缘氧化层设于衬底的上侧，沟道层设于绝缘氧化层的上侧，绝缘氧化层上位于沟道层的端部还设有漏区和源区；绝缘缓冲层设于沟道层的上侧，栅极介质层、栅极铁电层和电极由下至上依次设于绝缘缓冲层上；漏区对应绝缘缓冲层、栅极介质层、栅极铁电层和电极的外侧设有侧墙，源区对应绝缘缓冲层、栅极介质层、栅极铁电层和电极的外侧设有侧墙。在生成栅极介质层后和生成栅极铁电层后，引入远程等离子源起到钝化界面缺陷的作用，减少了静态扫描下的滞回窗口。
一种铁电负电容场效应晶体管及其制备方法