专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果213个,建议您升级VIP下载更多相关专利
  • [发明专利]使用高介电常数栅介质的耐压器件-CN201110007009.1无效
  • 李平;李俊宏;霍伟荣;张国俊 - 电子科技大学
  • 2011-01-13 - 2011-07-13 - H01L29/51
  • 使用高介电常数栅介质的耐压器件,涉及半导体功率器件。本发明包括衬底,外延区,源极注入区,沟道注入区,漏极注入区,漂移区,栅极,P+注入区,源极,漏极,源极注入区,沟道注入区,漏极注入区,漂移区,P+注入区构成第一层,还包括由高介电常数介质层和SiO2缓冲层构成的复合介质层,栅极、漏极和源极位于复合介质层的上方,漏极和源极各自通过复合介质层的小孔连接至复合介质层下方的注入区,SiO2缓冲层均匀覆盖于第一层上方,厚度均匀的高介电常数介质层位于SiO2缓冲层上方。本发明在器件方面能同时提高器件的栅极和源漏或阴阳极耐压,降低比导通电阻;在应用上可允许使用更高的电压进行栅驱动,降低耐压器件的导通电阻。
  • 使用介电常数介质耐压器件
  • [发明专利]CMOS器件叠层栅形成方法及其结构-CN200910237800.4无效
  • 陈世杰;王文武;王晓磊;韩锴 - 中国科学院微电子研究所
  • 2009-11-19 - 2011-05-25 - H01L29/51
  • 本发明提出了一种金属氧化物半导体MOS器件的栅介质结构,包括:在半导体衬底表面上形成的界面层薄膜;和在所述界面层薄膜表面之上形成的至少两层绝缘薄膜,其中,所述至少两层绝缘薄膜中的每一个都具有与其他相邻绝缘薄膜不同的元素组分和/或不同的浓度,且所述界面层薄膜和所述至少两层绝缘薄膜经过优化的退火工艺,所述优化的退火工艺与所述界面层薄膜和所述至少两层绝缘薄膜的元素组分和/或浓度相关,以达到希望的所述元素和/或浓度的分布。本发明通过按照一定顺序淀积多层不同材料组分或不同浓度的薄膜来形成MOS器件的叠层栅介质结构,然后通过优化的退火工艺以促使该叠层栅介质结构中的各种元素组分和浓度达到理想的分布状态。
  • cmos器件叠层栅形成方法及其结构
  • [发明专利]一种非晶三元高K栅介质材料及其制备方法-CN200910237251.0有效
  • 杜军;季梅;王磊 - 北京有色金属研究总院
  • 2009-11-06 - 2011-05-11 - H01L29/51
  • 本发明涉及一种非晶三元高K栅介质材料及其制备方法,及用于制备上述非晶三元高K栅介质材料所需的氧化铪陶瓷靶材和氧化钆陶瓷靶材的制备方法。本发明的非晶三元高K栅介质材料由单晶n型Si片和在它上面沉积的氧化钆掺杂氧化铪的非晶薄膜组成,氧化钆的掺杂浓度为0~13.4%。本发明采用传统的陶瓷烧结技术制备高纯度的氧化铪及氧化钆靶材,以单晶n型Si片作为基片,在基片上使用磁控共溅射的方法形成氧化钆掺杂氧化铪的非晶薄膜,通过改变氧化钆的溅射功率来调整掺杂浓度。本发明制备的氧化钆掺杂氧化铪高K栅介质薄膜为非晶薄膜;并且具有较高的介电常数和非常小的漏电流密度,适于做高K栅介质使用。
  • 一种三元介质材料及其制备方法
  • [发明专利]一种可提高沟槽栅MOS器件性能的沟槽栅及其制造方法-CN201010153744.9有效
  • 刘宪周;克里丝 - 上海宏力半导体制造有限公司
  • 2010-04-22 - 2010-09-29 - H01L29/51
  • 本发明提供一种可提高沟槽栅MOS器件性能的沟槽栅及其制造方法。现有技术中栅介质层的底端部分仅为氧化硅,从而造成栅漏电容过大且在制造时易出现过刻蚀损伤硅衬底并影响器件性能。本发明的可提高沟槽栅MOS器件性能的沟槽栅包括层叠在栅极沟槽中的栅介质层和多晶栅层,该栅介质层具有分别位于栅极沟槽侧壁和底端的侧壁部分和底端部分,该侧壁部分为氧化硅,该底端部分包括依次层叠的第一氧化硅层、化学机械抛光终止层和第二氧化硅层,本发明的沟槽栅制造方法在进行氧化硅的化学机械抛光时在化学机械抛光终止层上终止。本发明可避免过刻蚀损伤硅衬底和器件的性能,并可有效降低栅漏电容。
  • 一种提高沟槽mos器件性能及其制造方法
  • [发明专利]半导体器件及其制造方法-CN200910260410.9无效
  • 文在渊 - 东部高科股份有限公司
  • 2009-12-15 - 2010-06-23 - H01L29/51
  • 本发明公开了一种半导体器件及其制造方法。该半导体器件包括半导体衬底上的第一绝缘层图案、第一绝缘层图案上的包含氟的第二绝缘层、第二绝缘层图案上的第三绝缘层图案以及第三绝缘层图案上的多晶硅图案。氟被包含在第二绝缘层中,所述第二绝缘层可以是氮化物层,其在闪存器件中存储数据,从而在不对电容特性施加影响的情况下改善数据保持和可靠性。
  • 半导体器件及其制造方法
  • [发明专利]一种碳基场效应晶体管的顶栅介质及其制备方法-CN200910242119.9有效
  • 王振兴;张志勇;彭练矛;王胜 - 北京大学
  • 2009-12-08 - 2010-05-19 - H01L29/51
  • 本发明公开了一种碳基场效应晶体管的顶栅介质及其制备方法,氧化钇直接作为碳基场效应晶体管的顶栅介质。以碳纳米管或石墨烯等碳基材料作为导电通道,在沟道区域生长一层金属钇薄膜,然后通过热氧化的方法将钇氧化为氧化钇,得到的氧化钇薄膜作为顶栅介质。本发明首次实现了在碳纳米管和石墨烯表面直接生长高介电常数顶栅介质,解决了原子层沉积无法在碳纳米管或者石墨烯表面成核生长高介电常数栅介质薄膜的问题,氧化钇顶栅介质具有很高的介电常数和良好的绝缘性质,并实现高效的栅调制,且制作工艺简单,材料和工艺成本低廉,为碳基高性能器件的实现提供了一个解决方案,满足碳基规模化集成电路的需求。
  • 一种场效应晶体管介质及其制备方法
  • [发明专利]高k栅介质材料及其制备方法-CN200910102013.9无效
  • 方泽波;陈伟 - 绍兴文理学院
  • 2009-08-27 - 2010-01-27 - H01L29/51
  • 本发明公开了一种高k栅介质材料及其制备方法,属于半导体技术领域,尤其涉及金属氧化物半导体场效应晶体管(MOSFET)的应用领域,这种高k栅介质材料为氧化铒-氧化铝(Er2O3-Al2O3,ErAlO)复合材料,采用射频磁控溅射制备方法,溅射靶为Er2O3和Al2O3混合陶瓷靶,在P型Si(100)衬底上制备得到ErAlO非晶栅介质复合氧化物薄膜,经检测,本发明的ErAlO薄膜具有良好的热稳定性、良好的平整度和低的漏电流密度,可取代SiO2成为一种新型高k栅介质材料。
  • 介质材料及其制备方法
  • [发明专利]一种高介电常数栅介质SrHfON薄膜及其制备方法-CN200910023240.2无效
  • 冯丽萍;刘正堂 - 西北工业大学
  • 2009-07-08 - 2010-01-27 - H01L29/51
  • 本发明公开了一种高介电常数栅介质SrHfON薄膜及其制备方法。高介电常数栅介质SrHfON薄膜包括质量百分比分别为11~22%、39~46%、28~34%和4~14%的Sr元素、Hf元素、O元素和N元素,总含量不超过100%。用稀Hf溶液、去离子水、丙酮和酒精反复清洗Si衬底,在靶材经过预溅射后,采用射频磁控共溅射方法在Si衬底上沉积SrHfON薄膜,并退火处理,获得SrHfON栅介质薄膜。本发明制备的SrHfON栅介质薄膜具有较高的介电常数,明显改善了SrHfO3薄膜的晶化温度,具有晶化温度高、界面产物少、漏电流密度低优点,使SrHfON成为一种具有较好前景的高k栅介质候选材料。
  • 一种介电常数介质srhfon薄膜及其制备方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top