[发明专利]半导体器件及其形成方法

说明书

本发明涉及一种半导体器件及其形成方法，所述半导体器件包括衬底、栅极线和应力层。所述衬底具有从所述衬底突出的多个第一鳍片。所述栅极线设置在所述衬底上，跨过所述第一鳍片，以进一步包括栅极电极层和栅极电介质层，其中所述栅极电介质层设置在所述栅极电极层和所述第一鳍片之间。所述应力层仅设置在所述第一鳍片的侧表面上和所述衬底的最顶表面上，其中所述应力层的材料不同于所述第一鳍片的材料。

技术领域

本发明总体上涉及一种半导体器件及其形成方法，更具体地，涉及一种半导体存储器件及其形成方法。

背景技术

缩小存储单元的尺寸以提高集成水平是存储器行业以及半导体行业多年来的趋势，从而提高动态随机存取存储器芯片的存储容量。在具有埋藏式栅极的动态随机存取存储器单元中，受惠于埋藏式栅极下方的沟道具有相对较长的长度，由电容器引起的电流泄漏得以被减少或避免。因此，由于埋藏式栅极具有优越的性能，越来越多的动态随机存取存储器单元配备有埋藏式栅极，而不是传统的平面栅极结构。总的来说，具有埋藏式栅极的动态随机存取存储单元包括晶体管器件和电荷存储器件，其能够在操作期间接收来自位线和字线的信号。然而，由于制造技术的限制，许多缺陷形成在具有掩埋栅极的动态随机存取存储单元中。

发明内容

本发明的目的是提供一种半导体器件及其形成方法，其中，在鳍片的侧面上设置例如包括锗、硅锗、氧化锗、氧化硅锗等的含锗层，以提供适当的应力于器件的沟道以及改善的器件沟道的晶格结构。因此，本发明中的半导体器件的沟道因此可以获得较佳的电子迁移率。

为了实现上述目的，本发明的一个实施例提供了一种包括衬底、栅极线和应力层的半导体器件。所述衬底具有从所述衬底突出的多个第一鳍片。所述栅极线设置在所述衬底上，跨过所述多个第一鳍片，以进一步包括栅极电极层和栅极电介质层，其中所述电介质层设置在所述栅极电极层和所述第一鳍片之间。所述应力层仅设置在所述多个第一鳍片的侧表面上和所述衬底的最顶表面上，其中所述应力层的材料不同于所述多个第一鳍片的材料。

为了实现上述目的，本发明的另一实施例提供了一种半导体器件的形成方法，包括以下步骤。首先，提供一衬底，所述衬底具有从所述衬底突出的多个第一鳍片。接下来，仅在所述多个第一鳍片的侧表面和所述衬底的最顶表面上形成应力层，其中所述应力层的材料不同于所述多个第一鳍片的材料。然后，形成跨越所述多个第一鳍片的栅极线，且所述栅极线包括栅极电极层和栅极电介质层，其中所述栅极电介质层设置在所述栅极电极层和所述多个第一鳍片之间。

为了实现上述目的，本发明的另一实施例提供了一种包括衬底和栅极线的半导体器件。所述衬底具有从其突出的多个第一鳍片，且所述栅极线设置在所述衬底上并跨过所述多个第一鳍片。所述栅极线包括栅极电极层和位于所述栅极电极层与所述多个第一鳍片之间的栅极电介质层，其中所述栅极电介质层包括第一部分和第二部分，所述第一部分设置在所述多个第一鳍片的最顶表面上，所述第二部分设置在所述多个第一鳍片的侧表面上，并且包括氧化硅锗或氧化锗。

总的来说，本发明的半导体器件还包括设置在鳍片侧表面上的含锗层和跨过所述鳍片的栅极线，其中所述含锗层产生对所述半导体器件的沟道适当的应力和较佳的晶格结构，因此，所述半导体器件可以因此获得增进的高电子迁移率。所述含锗层例如包括锗、硅锗、氧化锗、氧化锗或其他合适的材料。以此方式，本发明的半导体器件得以获得较佳的功能和性能。

在阅读了在以下各种附图中示出的优选实施例的详细描述之后，本发明的目的对于本领域技术人员来说无疑将变得显而易见。

附图说明

图1-11示出了根据本发明的第一优选实施例的半导体器件的形成方法的示意图，其中：

图1示出了形成有源区之后的半导体器件的俯视图；

图2示出了沿着图1中的剖面线A-A’截取的剖视图；

图3示出了形成应力层之后的半导体器件的剖视图；