[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及具有由利用半导体膜的薄膜晶体管构成的电路的半导 体装置及其制造方法。另外，本发明涉及显示装置及其制造方法。

背景技术

已广泛普及的显示装置的大部分如电视机、个人计算机的显示器、 以及便携式电话机等使用将利用非晶硅的薄膜晶体管(下面，也称为 非晶硅TFT)用作开关元件的液晶显示装置。如专利文献1所示那样， 该非晶硅TFT通常利用五个光掩模并通过已知的光刻工序形成在玻璃 衬底上。

在此说明的五个光掩模是如下光掩模，即用于形成栅电极的第一 光掩模；用于分离半导体层的第二光掩模；用于形成源电极及漏电极 的第三光掩模；用于对保护绝缘膜设置开口的第四光掩模；用于形成 像素电极的第五光掩模。

[专利文献1]日本专利申请公开2001-53283

使用光掩模的光刻工序包括：涂敷光致抗蚀剂；预烤(prebaking)； 使用光掩模的曝光工序；显影工序；冲洗工序；后烤(postbaking)； 蚀刻工序；抗蚀剂剥离工序等。除了上述工序之外，还包括清洗工序 和检验工序等多个工序。如此，因为需要多个工序，所以一个光刻工 序需要很大的成本和时间。

另外伴随液晶显示器的高精细化及宽视角化，有像素结构越来越 小并且构成像素的图案越来越精细的趋势。因此要求更高度的精密性。 尤其是，由光刻掩模形成的图案越精细，与其他光掩模的位置偏离就 越会影响到成品率。

发明内容

为了解决上述问题，本发明提供可以减少掩模个数的半导体装置 及其制造方法。

本发明涉及一种将现有的五个光刻掩模工序的工序个数减少到总 共使用四个或三个光刻掩模和背面曝光技术而制造的半导体装置及其 制造方法。

本发明的特征在于，作为第一导电层应用透明导电层及金属层的 叠层，其特征还在于通过利用第一多级灰度掩模，将第一导电层用作 栅电极或像素电极。

另外，本发明的特征还在于通过利用第二多级灰度掩模形成接触 孔及加工半导体层。

再者，本发明的特征还在于通过利用背面曝光法及回流技术来减 少一个光掩模。注意，本发明不但可以应用于半导体装置及其制造方 法，而且还可以应用于EL显示装置的制造方法。

通过本发明可以实现下面说明的效果。

通过与现有的利用五个光掩模的制造方法相比减少掩模个数，来 减少光掩模的位置对准的次数，而可以抑制因与其它光掩模的位置偏 离而导致的成品率的降低。

另外，通过减少光掩模个数，可以省略光刻工序的一部分。因此 可以缩减其工序所需要的成本并提高生产率。

再者，通过删去光刻工序的一部分，可以防止该工序中有可能发 生的污染(例如微粒)。因此可以提高成品率和可靠性。

本发明的目的在于在半导体装置制造工序中可以减少光掩模的个 数，即，通过本发明的工序制造半导体装置，可以缩减现有工序所需 要的时间及成本。制造现有的非晶硅TFT一般需要五个光掩模，但是 本发明可以利用三个光掩模或四个光掩模来制造TFT，因此可以缩减制 造时间及制造成本。

另外，通过使用绝缘膜完全覆盖TFT，可以提高元件的可靠性。当 沟道部分的表面露出时，起因于衬底及周围环境气氛中的杂质，如硼、 磷等侵入沟道部分。因为这些杂质有可能成为受体(donor)而有使TFT 的漏电流变大，因此使TFT的阈值电压发生变化的不良影响，但是通 过使用绝缘膜完全覆盖TFT，可以抑制上述情况。另外，保护膜当为底 栅型时发挥防止源电极及漏电极的氧化的功能。保护膜当为顶栅型时 发挥防止栅电极的氧化的功能。

再者，与现有的像素电极形成在叠层最上面的结构相比，在本发 明中像素电极位于保护绝缘膜及栅极绝缘膜下面，并且其开口区域位 于底面。因此，栅极绝缘膜及保护绝缘膜作为隔离墙而发挥作用，而 减少相邻的像素电极之间的电场相互作用。就是说，有助于抑制串扰。 而且，在现有的像素电极和信号线之间仅形成保护膜作为层间膜。但 是，在本发明中还设置有栅极绝缘膜，因此可以减少在信号线和像素 电极之间的寄生电容。

附图说明

图1A至1C是说明根据实施方式1的TFT衬底的制造方法的截面 图；

图2A至2D是说明根据实施方式1的TFT衬底的制造方法的截面 图；