“辻直樹”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]电荷捕获型非易失存储器的源漏极离子注入方法-CN202310768754.0在审
发明人：李妍;辻直樹 -专利权人：上海华力集成电路制造有限公司
申请日： 2023-06-27 - 公布日： 2023-10-10 - 主分类号： H10B43/30 文献下载
摘要：本发明提供一种电荷捕获型非易失存储器的源漏极离子注入方法，提供衬底，在衬底上形成有自下而上依次堆叠的第一氧化层、氮化层、第二氧化层、第一多晶硅层、第三氧化层、硬掩膜层；在第一栅极的侧壁形成第一侧墙，去除剩余的第一光刻胶层，之后刻蚀去除裸露的第一氧化层、氮化层和第二氧化层，之后在衬底上形成栅氧化层；形成覆盖第一栅极的阵列结构的第二多晶硅层，之后刻蚀第二多晶硅层在第一栅极的两侧形成第二侧墙，从而形成第二栅极的阵列结构，使得两相邻的第二多晶硅层之间的有源区被第二侧墙所覆盖。本发明有效地降低了非易失存储器的源漏极离子注入中光刻的工艺难度，同时降低了颗粒型缺陷的产生几率，对良率提升带来一定的帮助。
电荷捕获型非易失存储器源漏极离子注入方法

[发明专利]半导体器件的形成方法-CN201911334529.6有效
发明人：李妍;辻直樹;汪韬 -专利权人：上海华力微电子有限公司
申请日： 2019-12-23 - 公布日： 2023-08-18 - 主分类号： H01L21/762 文献下载
摘要：在本发明提供的半导体器件的形成方法中，通过形成保护层，所述保护层覆盖所述核心区的所述第二介质层；然后去除所述高压区的所述第二介质层和部分厚度的所述第一介质层，并且所述高压区剩余的所述第一介质层的厚度小于所述第二介质层的厚度。接着去除所述高压区剩余的所述第一介质层、所述保护层以及所述核心区的第二介质层。由于所述高压区剩余的所述第一介质层的厚度小于所述第二介质层的厚度，由此在后续去除所述高压区剩余的所述第一介质层和所述核心区的所述第二介质层的过程中，减少了对所述核心区的所述第二介质层的刻蚀量，从而减少对靠近所述核心区的所述浅沟槽隔离形貌的损伤，进而改善器件的性能。
半导体器件形成方法

[发明专利]冗余结构及其形成方法-CN201911334713.0有效
发明人：李妍;辻直樹;汪韬 -专利权人：上海华力微电子有限公司
申请日： 2019-12-23 - 公布日： 2022-12-16 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种冗余结构及其形成方法，通过形成覆盖介电常数膜层的多晶硅层。执行刻蚀工艺，选择性刻蚀所述多晶硅层和所述介电常数膜层，并停止在隔离层上，以暴露出所述隔离层的部分。由于所述刻蚀工艺停止在所述隔离层上，能够避免刻蚀有源区的所述多晶硅层，从而避免所述有源区的所述半导体衬底上产生刻蚀残留的多晶硅层。进一步的，由于所述多晶硅层覆盖所述高介电常数膜层，从而避免所述高介电常数膜层暴露，进而避免对所述半导体衬底造成污染。
冗余结构及其形成方法

[发明专利]非易失存储器-CN202210766813.6在审
发明人：李妍;辻直樹 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-06-30 - 公布日： 2022-09-16 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种非易失存储器，存储单元包括存储管和选择管分别形成于第二导电类型掺杂的第一和第二阱区中。选择管的第一栅极结构包括依次叠加于第一栅氧化层、第一高介电常数层、第一功函数金属层和第一栅极导电材料层。存储管的第二栅极结构包括依次叠加的ONO层、第二高介电常数层、第二功函数金属层和第二栅极导电材料层。选择管的第一阈值电压大于存储管的第二阈值电压。通过减少第一功函数金属层的第一功函数和第一阱区的靠近费米能级的第一能级的差来增加第一阈值电压，从而使第一阱区的掺杂浓度独立于第一阈值电压的要求值进行设置并从而得到降低。本发明降低选择管形成区域的第一阱区的掺杂浓度，提高器件性能的均匀性。
非易失存储器

[发明专利]锗硅沟道形成方法-CN202210669454.2在审
发明人：李妍;辻直樹 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-06-14 - 公布日： 2022-09-13 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种锗硅沟道形成方法，其基于绝缘体上硅工艺，包括：提供一覆盖有牺牲氧化层和氮化层的绝缘体上硅半导体衬底，其划分为N型晶体管区域和P型晶体管区域；光刻胶涂布显影，通过刻蚀去除P型晶体管区域的牺牲氧化层和氮化层；仅在P型晶体管区域选择性外延生长锗硅层；在P型晶体管区域形成P型晶体管的锗硅沟道层和二氧化硅层；和锗硅沟道层上的二氧化硅层；刻蚀去除二氧化硅层；锗硅沟道层表面生长硅覆盖层；刻蚀去除表面的氮化硅层和氧化硅层，至此沟道形成，生长栅氧化层。本发明主要通过快速热退火的条件来控制锗硅沟道的厚度，能保证晶体管性能，且维持晶圆表面平整度也利于后续工艺的稳定性。
沟道形成方法

[发明专利]一种硅碳氮氧化物侧壁的形成方法-CN202210570981.8在审
发明人：汪韬;辻直樹 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-05-24 - 公布日： 2022-09-06 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种硅碳氮氧化物侧壁的形成方法，位于硅基底上的BOX层、SOI层；形成于SOI层上的多晶硅栅极、多晶硅硬掩膜；沉积SiOCN薄膜；沉积第一硬掩膜层覆盖SiOCN薄膜；光刻打开NMOS区域；刻蚀保留NMOS区域的多晶硅栅极侧壁以及多晶硅硬掩膜侧壁的第一硬掩膜层及SiOCN薄膜；在NMOS区域的多晶硅栅极两侧的SOI层上形成NMOS源漏端；去除PMOS区域的第一硬掩膜层；沉积第二硬掩膜层覆盖NMOS区域和PMOS区域；用光刻胶覆盖NMOS区域和PMOS区域，之后光刻打开PMOS区域；刻蚀去除PMOS区域的第二硬掩膜层以及SiOCN薄膜，同时保留PMOS区域多晶硅栅极侧壁以及多晶硅硬掩膜侧壁的第二硬掩膜层以及SiOCN薄膜；在PMOS区域的多晶硅栅极两侧的SOI层上形成PMOS源漏端；去除MOS区域的剩余第二硬掩膜层。
一种硅碳氮氧化物侧壁形成方法

[发明专利]混合衬底的形成方法-CN202210395884.X在审
发明人：汪韬;辻直樹 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-04-14 - 公布日： 2022-08-12 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种混合衬底的形成方法，包括：步骤一、提供一SOI衬底，在SOI衬底的半导体顶层表面形成硬质掩膜层。步骤二、定义出半导体衬底的形成区域并进行刻蚀形成沟槽。步骤三、进行快速热氧化工艺在沟槽的底部表面和侧面暴露的半导体材料表面形成第一氧化层。步骤四、以硬质掩膜层为掩膜对第一氧化层进行各向异性干法刻蚀在沟槽侧面自对准形成侧墙，侧墙的侧面和硬质掩膜层的侧面对齐。步骤五、进行外延生长在沟槽中形成和半导体主体层相接触的半导体外延层，半导体外延层的顶部表面和半导体顶层的顶部表面平齐。本发明能避免SOI衬底和半导体衬底的边界处形成鼓包。
混合衬底形成方法

[发明专利]存储器阈值电压均匀性的电性测试方法-CN202011347770.5在审
发明人：唐小亮;李妍;辻直樹;陈昊瑜 -专利权人：上海华力微电子有限公司
申请日： 2020-11-26 - 公布日： 2021-03-12 - 主分类号： G11C29/12 文献下载
摘要：本发明提供了一种存储器阈值电压均匀性的电性测试方法，包括：向选择管施加第一电压，让选择管一直开启；连接所有存储单元的接源线，连接所有存储单元的位线以及连接所有存储单元的基极区；向存储管施加第二电压，第二电压为扫描电压；第二电压每变化一次电压，在存储管上施加一次脉冲电压；量测基极区的电流；将基极区的电流和第二电压的值做成阈值电压表；保持基极区的电流恒定，第二电压变化的幅度越小，则存储器阈值电压越均匀。本发明可以不使用额外的测试结构，可以同时测试所有存储单元的阈值电压，以判断存储器的阈值电压是否均匀，测试简单，并且，不用编写测试程序，测试时间较短，减少存储器开发的时间。
存储器阈值电压均匀测试方法

[发明专利]具有侧墙型选择栅的非易失存储器及其制造方法-CN201711389221.2有效
发明人：李妍;辻直樹 -专利权人：上海华力微电子有限公司
申请日： 2017-12-21 - 公布日： 2020-06-30 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种具有侧墙型选择栅的非易失存储器，侧墙型选择管的选择栅为侧墙结构且是通过对位于存储区的第一多晶硅或无定形硅层进行全面的多晶硅或无定形硅刻蚀自对准形成于存储管的栅极的侧面；逻辑器件的逻辑栅通过对第二多晶硅或无定形硅层进行光刻刻蚀形成；第一多晶硅或无定形硅层的厚度大于第二多晶硅或无定形硅层的厚度且分别独立调节厚度。本发明还公开了一种具有侧墙型选择栅的非易失存储器的制造方法。本发明能在满足外围电路区较薄多晶硅栅极厚度的情况下增大存储区的侧墙型选择栅的沟道长度，即能满足先进逻辑器件对多晶硅栅极厚度的要求又能很好地控制存储区侧墙型栅极的漏电情况。
具有侧墙型选择非易失存储器及其制造方法

[发明专利]SONOS存储器的ONO刻蚀方法-CN201711392296.6有效
发明人：刘政红;辻直樹;陈广龙;黄冠群 -专利权人：上海华力微电子有限公司
申请日： 2017-12-21 - 公布日： 2020-06-16 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种SONOS存储器的ONO刻蚀方法，在已形成ONO叠层的基底上沉积一层阻挡层，利用湿法刻蚀工艺的各向同性特点，轻易完成浅沟槽隔离两侧ONO侧墙的去除而不对底部栅氧化层产生任何等离子体的损伤，器件的可靠性得到保证；同时还可以克服前层浅沟槽隔离平坦化研磨工艺带来的晶圆台阶高度的变化，使刻蚀窗口大大增加。该刻蚀工艺稳定可控，适合批量生产。
sonos 存储器 ono 刻蚀方法

[发明专利]一种电荷捕获型非易失存储器及其制作方法-CN201710272690.X有效
发明人：李妍;辻直樹;陈广龙 -专利权人：上海华力微电子有限公司
申请日： 2017-04-24 - 公布日： 2020-01-24 - 主分类号： H01L27/11575 文献下载
摘要：一种电荷捕获型非易失存储器及其制作方法，所述电荷捕获型非易失存储器之选择栅和外围区栅极同时沉积、刻蚀形成，进而在存储区与外界区的边界区处无环形冗余结构。所述电荷捕获型非易失存储器通过自对准方法形成侧墙型选择栅，所述电荷捕获型非易失存储器之选择栅的高度高于控制栅的高度。本发明通过自对准的方法形成侧墙型选择栅，有效的减小了选择栅和控制栅之间的距离，从而达到进一步缩小存储单元尺寸的目的；同时，通过沉积控制栅硬掩模版的方法增加控制栅高度，从而形成侧墙型的选择栅，通过控制栅硬掩模版的去除在栅极顶部形成金属硅化物，从而有效降低栅极电阻，有效防止选择栅和控制栅顶部的金属硅化物短接。
一种电荷捕获型非易失存储器及其制作方法

[发明专利]FD-SOI的工艺方法-CN201910820714.X在审
发明人：唐小亮;辻直樹 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-08-29 - 公布日： 2019-11-05 - 主分类号： H01L21/84 文献下载
摘要：本发明公开了一种FD‑SOI的工艺方法，包含：第1步，提供一FD‑SOI晶圆，所述FD‑SOI晶圆包含由单晶硅组成的硅衬底，以及硅衬底上的下层氧化层、SOI层以及上层氧化层；通过沟槽工艺形成隔离区，然后利用光刻胶定义，打开需要刻蚀的晶圆区域；第2步，通过光刻胶打开的窗口，对FD‑SOI晶圆进行刻蚀，将窗口内的上层氧化层刻蚀掉，打开上层氧化层下方的SOI层；第3步，去除光刻胶；使用湿法刻蚀工艺将窗口内打开的上层氧化层下方的SOI层刻蚀掉。本发明所述的FD‑SOI晶圆的工艺方法，通过工艺的更新，采用了干法刻蚀加酸洗刻蚀的组合工艺，使SOI层的去除更加容易，同时不会影响下层的氧化物层甚至硅衬底,有利于提高工艺的可控性及器件的可靠性，减少了对器件性能的影响。
氧化层晶圆刻蚀光刻胶硅衬底上层去除下层单晶硅氧化层刻蚀干法刻蚀沟槽工艺晶圆区域器件性能湿法刻蚀氧化物层组合工艺隔离区可控性加酸更新

[发明专利]一种结合耐高压晶体管的电荷捕获型非易失存储器制作方法-CN201710272223.7有效
发明人：李妍;辻直樹;陈广龙 -专利权人：上海华力微电子有限公司
申请日： 2017-04-24 - 公布日： 2019-09-17 - 主分类号： H01L27/11563 文献下载
摘要：一种结合耐高压晶体管的电荷捕获型非易失存储器制作方法，包括：在硅基衬底之有源区和浅沟槽隔离区沉积ONO层；在ONO层上沉积多晶硅层；在多晶硅层上沉积至少含氮化硅层的第一绝缘层；通过刻蚀形成控制栅，并去除存储区和外围区的多晶硅；在存储区之非控制区和外围区形成绝缘薄膜；在绝缘薄膜上沉积多晶硅；在多晶硅表面沉积包含氮化硅层的第二绝缘层；干法刻蚀第二绝缘层和多晶硅层以形成外围区栅极和存储区侧墙型栅极；透过第二绝缘层进行外围区离子注入；同步去除控制栅顶部之第一绝缘层的氮化硅层和外围区栅极顶部之第二绝缘层的氮化硅层。本发明兼容性好，既保证了外围电路要求的较高击穿电压，又不会对存储区产生损伤，且有效降低存储单元的面积。
一种结合高压晶体管电荷捕获型非易失存储器制作方法

[发明专利]半导体结构的制备方法-CN201910324091.7在审
发明人：汪韬;辻直樹;李妍 -专利权人：上海华力微电子有限公司
申请日： 2019-04-22 - 公布日： 2019-07-26 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种半导体结构的制备方法，包括提供一半导体衬底，所述半导体衬底的至少第一部分表面形成有氧化层，至少第二部分表面形成有光刻胶层；通过湿刻去除部分厚度的所述氧化层，以保留一预定厚度的残留氧化层；以及通过干刻去除所述光刻胶层。由于在湿刻的过程中仍保留了预定厚度的残留氧化层，从而能够防止干刻去胶时衬底硅直接暴露而造成衬底硅的氧化和损耗。本发明的半导体结构的制备方法通过湿刻去除部分厚度的所述氧化层，不需要增加或改变其他工艺步骤，可以在不增加成本的前提下，提高器件电性稳定性。
氧化层半导体结构去除制备表面形成光刻胶层衬底硅衬底半导体残留电性稳定性工艺步骤保留去胶暴露

[发明专利]一种可调控制栅增加ILD填充窗口的工艺方法-CN201610703052.4有效
发明人：刘政红;辻直樹;陈广龙 -专利权人：上海华力微电子有限公司
申请日： 2016-08-22 - 公布日： 2019-05-10 - 主分类号： H01L27/11517 文献下载
摘要：一种可调控制栅增加ILD填充窗口的工艺方法，其包括：提供有单元存储区域和外围器件区域的基底；在基底表面沉积第一多晶硅栅层；在第一多晶硅栅层表面生长一层氧化硅阻挡层；在氧化硅阻挡层表面进行光刻胶涂布和显影，露出外围器件区域，仅刻蚀去除外围器件区域的氧化硅阻挡层；在单元存储区域的氧化硅阻挡层和外围器件区域的第一多晶硅栅层表面沉积第二多晶硅栅层；在第二多晶硅栅层表面进行光刻胶涂布和显影，露出单元存储区域，刻蚀去除仅单元存储区域的第二多晶硅栅层；刻蚀去除剩余的氧化硅阻挡层；在单元存储区域和外围器件区域的多晶硅栅表面进行光刻胶涂布和显影，经过干法刻蚀形成最终的双多晶硅栅结构。
一种可调控制增加 ild 填充窗口工艺方法

1
2
下一页»
尾页
共 17 条