专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2608463个,建议您升级VIP下载更多相关专利
  • [发明专利]存储器的形成方法-CN201310754227.0有效
  • 邹陆军;李绍彬;仇圣棻 - 中芯国际集成电路制造(上海)有限公司
  • 2013-12-31 - 2019-01-22 - H01L27/11521
  • 本发明提供一种存储器的形成方法,包括提供衬底;在所述衬底上形成栅材料;图形化所述栅材料及衬底,形成位于衬底上的栅以及位于栅之间的衬底中的开口;在所述开口内部形成隔离材料;对所述栅顶部以及隔离材料顶部进行第一化学机械研磨,以平坦化所述栅的上表面;去除栅之间的隔离材料,位于所述衬底中的隔离材料形成隔离结构;在所述栅侧壁、上表面以及隔离结构表面形成绝缘。由于所述栅上表面平整度高,在栅上表面形成的绝缘厚度均匀,使得绝缘附近的局部电场强度与其他区域的电场强度接近,能够提高栅保持电荷的能力。
  • 存储器形成方法
  • [发明专利]金属栅存储器及其制造方法-CN202310172513.X在审
  • 顾珍;张磊;陈昊瑜 - 上海华力集成电路制造有限公司
  • 2023-02-24 - 2023-05-23 - H10B41/30
  • 本申请提供一种金属栅存储器及其制造方法,所述方法包括:步骤S1,提供一衬底,在衬底内形成沟槽;步骤S2,依次形成位于沟槽内并向上延伸的金属和覆盖金属侧壁的第一氮化硅;步骤S3,形成位于沟槽内并向上延伸的源线;步骤S4,形成覆盖金属顶部的第二氮化硅;步骤S5,在衬底上形成字线,字线覆盖金属远离源线的一侧。通过形成覆盖金属侧壁的第一氮化硅和覆盖金属顶部的第二氮化硅,可以防止金属顶部区域的氧化,降低擦除电压,提升擦除速度。
  • 金属存储器及其制造方法
  • [发明专利]窗口显示控制方法和装置-CN201710007251.6有效
  • 任晓帅 - 腾讯科技(深圳)有限公司
  • 2017-01-05 - 2021-03-02 - G06F3/0486
  • 所述方法包括:接收应用中进行窗口显示的指令;根据指令配置所述窗口属性得到存放所述窗口属性的布局信息,所述布局信息中窗口类型配置为对话框类型;获取应用窗口的窗口令牌,并在所述布局信息中指定获取的所述窗口令牌为所述窗口的令牌值;通过所述布局信息在所述应用窗口中显示所述窗口。由此,将不需要申请权限,使得窗口的实现不再受限于权限,此外,由于窗口的令牌值被指定为应用窗口的窗口令牌,使得窗口是依附于应用窗口存在的,并且其窗口类型为对话框类型,保证了窗口在应用窗口的层次之上进行显示,也在窗口属性的作用下保证窗口的全屏幕拖动。
  • 窗口显示控制方法装置
  • [发明专利]沟槽分离栅器件及其制造方法-CN201810259783.3有效
  • 方冬;卞铮 - 无锡华润上华科技有限公司
  • 2018-03-27 - 2021-08-17 - H01L29/78
  • 本发明涉及一种沟槽分离栅器件的制造方法,所述方法包括:刻蚀半导体衬底形成沟槽;于沟槽内淀积氧化物形成栅氧化,使所述栅氧化沿沟槽侧壁从上至下逐渐增厚,所述沟槽侧壁下部的栅氧化厚度与所述沟槽底部的栅氧化厚度相同;向所述沟槽内淀积多晶硅形成栅多晶;在所述栅多晶上表面生长绝缘介质形成隔离层;在所述沟槽内的所述隔离层上形成控制栅。本申请采用淀积技术在沟槽底部淀积栅氧化,使得栅氧化厚度从沟槽侧壁至沟槽底部逐渐变厚并且沟槽侧壁下部的栅氧化厚度与沟槽底部栅氧化厚度相同。逐渐变化的栅氧化厚度可以缩小沟槽宽度,从而进一步减小元胞面积,降低器件的比导通电阻。
  • 沟槽分离器件及其制造方法
  • [发明专利]一种栅生成方法、闪存栅生成方法及闪存制造方法-CN201611039159.X在审
  • 张超然;罗清威;刘杰;李赟;周俊 - 武汉新芯集成电路制造有限公司
  • 2016-11-21 - 2017-05-31 - H01L27/115
  • 本发明涉及一种栅生成方法、闪存栅生成方法及闪存制造方法,包括在衬底待生成栅区生成隔离;在衬底上沉积生成多晶硅;多晶硅包括待生成栅区多晶硅和非生成栅区多晶硅;对待生成栅区多晶硅进行离子注入,以改变待生成栅区多晶硅的结晶状态;对多晶硅进行化学机械研磨,直至待生成栅区多晶硅被隔离分离,以形成栅格;去除非生成栅区多晶硅,以形成栅。本发明的有益效果是避免去除此非生成栅区多晶硅的过程中损伤衬底,导致生成的器件无法正常开启或失效;且有效避免了现有生成方式在离子注入进程中,由于非生成栅区多晶硅过薄,如未对此部分采取保护措施,离子注入会影响衬底的可能
  • 一种生成方法闪存制造
  • [发明专利]栅存储器及其制备方法-CN202210995755.4在审
  • 左成杰;苏子佳 - 中国科学技术大学
  • 2022-08-17 - 2022-11-11 - H01L29/788
  • 本公开一方面提供一种栅存储器及制备方法,栅存储器包括:栅,栅上依次叠设有绝缘、阻挡及沟道,沟道包括n型沟道和p型沟道,n型沟道和p型沟道构成p‑n结;其中,通过向栅施加偏压,以控制沟道共同实现存储电子和释放电子。该栅存储器通过施加不同个数的脉冲序列,能够选择性地对沟道总的电阻进行改写,结合实现栅存储器的多级存储功能。
  • 存储器及其制备方法
  • [发明专利]栅型分栅闪存器件及其制备方法-CN202210986808.6在审
  • 许昭昭 - 华虹半导体(无锡)有限公司
  • 2022-08-17 - 2022-11-22 - H01L29/423
  • 本发明提供一种栅型分栅闪存器件及其制备方法,其中器件包括:衬底;栅氧化、台阶型栅多晶硅;ONO介质;源端侧墙;第一侧墙;源端多晶硅;保护;第二侧墙;选择栅氧化硅、选择栅多晶硅和第三侧墙本申请通过利用源端侧墙在栅多晶硅的左、右、上三个方向对栅多晶硅形成包裹,增加源端侧墙和栅多晶硅的交叠面积,可以在微缩闪存器件的尺寸的同时提高SL‑FG的耦合系数;进一步的,本申请通过将栅多晶硅的内外做成厚度不同的台阶形貌,增厚内侧栅多晶硅的厚度,同时减薄外侧栅多晶硅的厚度,使得选择栅至栅的有效交叠面积基本不变,同时选择栅对栅的外侧上角形成包裹,提高器件的擦除效率。
  • 浮栅型分栅闪存器件及其制备方法
  • [发明专利]一种闪存器件及其制备方法-CN202111428327.5在审
  • 曹子贵 - 上海华虹宏力半导体制造有限公司
  • 2021-11-26 - 2022-03-01 - H01L27/11521
  • 本发明提供一种闪存器件及其制备方法,包括:衬底,所述衬底上具有沟槽;控制栅,位于所述沟槽中且向上延伸;两个,位于所述沟槽中且分别位于所述控制栅的两侧;连接氧化,位于所述漏区与所述控制栅之间;字线,位于一个所述的外侧,用于连接另一沟槽中的。将所述控制栅与所述之间的耦合由平面结构改为立体结构,所述控制栅与所述之间在所述沟槽中垂直方向上的重叠面积不受所述平面面积的限制,在保证所述控制栅与所述之间耦合系数的同时,缩小在平面上的长度;于此同时本发明中两个所述存储位中的所述共用同一个所述字线,进一步缩小所述闪存器件的面积。
  • 一种闪存器件及其制备方法
  • [发明专利]NAND闪存器件及NAND闪存的制作方法-CN202111266556.1在审
  • 刘涛 - 上海华力微电子有限公司
  • 2021-10-28 - 2022-02-01 - H01L27/11524
  • 本发明提供了一种NAND闪存的制作方法,包括:提供衬底,并在所述衬底上形成有至少两个,相邻之间设置有开口,所述上形成有第一侧墙,所述第一侧墙覆盖所述的侧壁和顶部;形成控制栅材料,所述控制栅材料填充所述开口并覆盖所述第一侧墙;对控制栅材料进行刻蚀工艺,以形成控制栅,并且所述处形成残留物;进行原子沉积氧化工艺,以形成第一氧化,所述第一氧化覆盖控制栅和开口;进行快速热氧化工艺,以形成第二氧化,快速热氧化工艺的工艺气体穿透第一氧化去除残留物。解决了控制栅刻蚀过程中,栅的残留物导致相邻栅短路以及漏电的问题。
  • nand闪存器件制作方法
  • [发明专利]Flash器件及其制备方法-CN201811195846.X有效
  • 张松;梁志彬;金炎;王德进 - 无锡华润上华科技有限公司
  • 2018-10-15 - 2022-03-01 - H01L27/11521
  • 本发明实施例提出一种Flash器件的多晶硅残留的改善方法,包括:提供衬底,衬底上形成有栅多晶栅氧化以及隧穿氧化栅多晶形成于衬底上,栅氧化形成于衬底与栅多晶之间,衬底上以及栅多晶上形成连续的隧穿氧化;其中,位于栅多晶其中一侧的衬底区域为第一衬底区,第一衬底区用于形成源极掺杂区;位于栅多晶另一侧的衬底区域为第二衬底区,第二衬底区用于形成漏极掺杂区;在第一衬底区上的隧穿氧化上形成连续的不导电,不导电延伸至栅多晶侧壁的隧穿氧化上;在隧穿氧化上形成多晶硅,以形成控制栅,作为Flash器件的字线。
  • flash器件及其制备方法
  • [发明专利]一种半导体存储器件及其制备方法-CN201310627337.0在审
  • 宋化龙 - 中芯国际集成电路制造(上海)有限公司
  • 2013-11-28 - 2015-06-03 - H01L21/8247
  • 本发明涉及一种半导体存储器件及其制备方法,所述方法包括:提供半导体衬底,在所述半导体衬底上形成有隧穿氧化以及掩膜;图案化所述掩膜、所述、所述隧穿氧化和所述半导体衬底,在形成栅叠的同时在所述栅叠两侧的所述半导体衬底中形成浅沟槽;选用隔离材料填充所述浅沟槽,以形成浅沟槽隔离结构;去除所述掩膜,以在所述上方形成凹槽;回蚀刻所述凹槽两侧的所述隔离材料,以扩大所述凹槽的关键尺寸;在所述关键尺寸扩大的凹槽的底部和侧壁上沉积半球状栅膜,以形成栅结构。在本发明中栅结构包括半球状栅膜,增加了所述栅结构的表面积,使所述栅形成的电容量增加,提高器件的性能。
  • 一种半导体存储器件及其制备方法
  • [发明专利]闪存器件的置栅极的制造方法-CN200610173266.1无效
  • 金成均 - 东部电子股份有限公司
  • 2006-12-19 - 2007-06-27 - H01L21/28
  • 本发明提供了一种形成闪存器件的置栅极的方法,包括:在半导体衬底上形成隧道绝缘;在该隧道绝缘上形成置栅极导电;在该置栅极导电上形成硬掩模图案;在该硬掩模图案和该置栅极导电的露出表面上形成第二导电;蚀刻该第二导电以在该硬掩模图案的侧壁上形成导电间隔层;氧化该导电间隔层和该置栅极导电以形成掩模氧化物和间隔氧化物;除去该硬掩模图案以部分地露出该置栅极导电的表面;以及通过使用该掩模氧化物和该间隔氧化物作为蚀刻掩模进行蚀刻处理,除去该置栅极导电的露出部分,从而形成置栅极图案。
  • 闪存器件栅极制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top