“掩膜层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3130355个，建议您升级VIP下载更多相关专利

[发明专利]蒸镀掩膜的制造装置以及制造方法-CN202110344384.9在审
发明人：山田哲行 -专利权人：株式会社日本显示器
申请日： 2021-03-30 - 公布日： 2021-10-12 - 主分类号： C23C14/04 文献下载
摘要：本发明提供品质稳定的蒸镀掩膜的制造装置及蒸镀掩膜的制造方法。并且提升作业者的作业效率。蒸镀掩膜的制造装置，包括：设置结构体的工作台，所述结构体设有蒸镀掩膜和与蒸镀掩膜相接的金属层；和从蒸镀掩膜将金属层剥离并进行卷绕的旋转辊。另外，蒸镀掩膜的制造方法包括：在设有蒸镀掩膜和与蒸镀掩膜相接的金属层的结构体中，一边用旋转辊卷绕金属层，一边使旋转辊沿着与结构体的一边大致平行的第1方向移动，从蒸镀掩膜将金属层剥离。
蒸镀掩膜制造装置以及方法

[发明专利]深沟槽的形成方法-CN201110300251.8有效
发明人：肖培 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-09-28 - 公布日： 2012-01-18 - 主分类号： H01L21/3065 文献下载
摘要：一种深沟槽的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成硬掩膜层；在所述硬掩膜层内形成贯穿所述硬掩膜层的第二开口，所述第二开口具有倾斜侧壁，所述第二开口靠近硬掩膜层表面的开口尺寸大于所述第二开口靠近半导体衬底表面的开口尺寸；以所述形成有第二开口的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成深沟槽。由于半导体衬底表面形成有倾斜侧壁的硬掩膜层，以所述硬掩膜层为掩膜对半导体衬底进行刻蚀，使得最终形成的深沟槽的开口尺寸等于或小于利用光刻工艺形成的光刻胶层开口的开口尺寸，有利于提高器件集成度。
深沟形成方法

[发明专利]硅沟槽的制造方法和超结结构的制造方法-CN201910419293.X有效
发明人：赵龙杰;肖培 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-05-20 - 公布日： 2021-11-09 - 主分类号： H01L21/308 文献下载
摘要：本发明公开了一种硅沟槽的制造方法，包括步骤：步骤一、在硅衬底表面形成掩膜叠层，掩膜叠层中包括介质掩膜层和多晶硅掩膜层；步骤二、光刻定义出硅沟槽的形成区域，对掩膜叠层进行刻蚀形成将硅沟槽的形成区域打开的掩膜叠层图形结构；步骤三、以掩膜叠层图形结构为掩膜对硅衬底进行刻蚀形成侧面角度变化的硅沟槽，在对硅衬底进行刻蚀过程中，通过多晶硅掩膜层释放的聚合物调节硅沟槽的侧面角度。
沟槽制造方法结构

[发明专利]一种半导体结构及其制作方法-CN201910908298.9有效
发明人：羅興安;封铁柱;张高升;万先进 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-25 - 公布日： 2022-05-17 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种半导体结构及其制作方法，该方法包括以下步骤：提供一衬底，形成厚度方向上沉积温度梯度变化的硬掩膜叠层于所述衬底上，所述硬掩膜叠层包括至少两层硬掩膜层，不同的所述硬掩膜层对应不同的所述沉积温度；形成开口于所述硬掩膜叠层中，所述开口暴露出所述衬底上表面，且所述开口的顶端尺寸与底端尺寸不同；以具有所述开口的所述硬掩膜叠层为掩膜，形成凹陷结构于所述衬底中。本发明可以扩大预期的CD工艺窗口，精准地控制目标CD，并有利于降低硬掩膜层薄膜厚度，降低硬掩膜开口轮廓变形，从而降低图形失真度，提升DVC性能。
一种半导体结构及其制作方法

[发明专利]半导体器件的制作方法-CN201310430036.9有效
发明人：何有丰;何永根 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-09-18 - 公布日： 2018-06-01 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底表面具有栅极结构；形成覆盖所述半导体衬底以及栅极结构的掩膜层；对所述掩膜层进行氧化处理，使得部分厚度的掩膜层转化为氧化层；图形化所述掩膜层和氧化层，以图形化的掩膜层和氧化层为掩膜，对位于栅极结构侧向区域的半导体衬底进行刻蚀，形成凹槽；形成填充满所述凹槽的应力层。本发明提供的半导体器件的制作方法，在对掩膜层进行氧化处理后，改善了形成应力层工艺的选择性，从而避免在形成应力层时，所述应力层的材料形成于掩膜层表面，优化半导体器件的电学性能。
掩膜层半导体器件应力层栅极结构氧化层衬底半导体氧化处理图形化制作半导体衬底表面材料形成侧向区域电学性能刻蚀掩膜覆盖转化优化

[发明专利]半导体结构和图像传感器的形成方法-CN201910280856.1在审
发明人：周成;孟宪宇;吴宗祐;林宗贤 -专利权人：德淮半导体有限公司
申请日： 2019-04-09 - 公布日： 2019-07-02 - 主分类号： H01L21/762 文献下载
摘要：一种半导体结构的形成方法和一种图像传感器的形成方法，其中半导体结构的形成方法包括：提供基底，所述基底包括第一区和第二区；在所述基底表面形成第一掩膜层，所述第一掩膜层内具有暴露出第一区的第一开口以及暴露出第二区的第二开口；在所述第一掩膜层表面形成第二掩膜层，所述第二掩膜层填充满所述第二开口，且所述第二掩膜层暴露出所述第一开口；以所述第一掩膜层和第二掩膜层为掩膜，在所述基底的第一区内形成初始第一沟槽；去除所述第二掩膜层；以所述第一掩膜层为掩膜，在所述基底的第一区内形成第一沟槽，在基底的第二区内形成第二沟槽，且所述第一沟槽的深度大于第二沟槽的深度。
掩膜层基底半导体结构开口图像传感器第一区掩膜暴露表面形成基底表面去除

[发明专利]锗硅生长后氮化掩膜层的去除方法-CN201811630059.3有效
发明人：陆连;朱轶铮 -专利权人：上海华力集成电路制造有限公司
申请日： 2018-12-29 - 公布日： 2020-11-24 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种锗硅生长后氮化掩膜层的去除方法，在氧化膜侧壁上形成氮化膜侧墙；将光刻胶覆盖氮化膜掩膜层和氧化膜上表面；利用N型、P型多晶硅栅极的高度差，使N型多晶硅栅极上的氧化膜掩膜层和氮化膜掩膜层露出，而P型多晶硅栅极上氧化膜表面仍被光刻胶覆盖；将N型多晶硅栅极上的氧化膜以及氧化膜掩膜层去除至露出氮化膜掩膜层；P型多晶硅栅极上的氧化膜仍被光刻胶覆盖；光刻胶剥离后去除氮化掩膜层和氮化膜侧墙。由于N型多晶硅栅极氧化掩膜层已经被单独刻蚀，所以DHF刻蚀时间可以大大缩短，P型多晶硅氧化膜不会过度消耗，有利于保护P型多晶硅栅极，同时可以增加磷酸刻蚀时间，避免N型氮化掩膜层残留。
生长氮化掩膜层去除方法

[发明专利]导线的制造方法与结构-CN200510077658.3无效
发明人：张瑞斌;刘建宏;陈盈佐;黄守伟 -专利权人：旺宏电子股份有限公司
申请日： 2005-06-22 - 公布日： 2006-12-27 - 主分类号： H01L21/768 文献下载
摘要：一种导线的制造方法，适用于降低导线的电阻率，此制造方法是先提供材料层，在材料层上形成导体层，在导体层上形成图形化的掩膜层。然后，以图形化的掩膜层为掩膜，移除部分导体层。接着，在图形化的掩膜层及其所覆盖的导体层的侧壁，形成间隙壁。然后，以间隙壁与图形化的掩膜层为掩膜，移除部分导体层至露出材料层表面，以形成导线。
导线制造方法结构

[发明专利]一种光栅的制备方法、衍射光波导和增强现实设备-CN202310878405.4在审
发明人：陈振浩;王彦博;赖东祥;朱海萍;李晓军 -专利权人：广纳四维（广东）光电科技有限公司
申请日： 2023-07-18 - 公布日： 2023-09-22 - 主分类号： G02B5/18 文献下载
摘要：本发明公开了一种光栅的制备方法、衍射光波导和增强现实设备，方法包括：提供一衬底；在衬底上形成硬质掩膜层；在硬质掩膜层上形成第二膜层；在第二膜层上涂覆光刻胶层；对光刻胶层进行曝光、显影，形成第一图形掩膜层；并基于其对第二膜层进行刻蚀，将第一图形转移至第二膜层上，形成第二图形掩膜层；并基于其对硬质掩膜层进行刻蚀，将第二图形转移至硬质掩膜层上，形成第三图形掩膜层；并基于其对衬底进行刻蚀，将第三图形转移至衬底上；第二膜层与硬质掩膜层的刻蚀选择比小于1，第二膜层与光刻胶层的刻蚀选择比小于1。通过控制第二膜层与上下膜层的刻蚀选择比，来控制刻蚀的速率，在衬底上形成占空比较大的图形，降低了光刻难度和成本。
一种光栅制备方法衍射波导增强现实设备

[发明专利]半导体结构及其形成方法-CN202111257050.4在审
发明人：钟怡;董天化 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-10-27 - 公布日： 2023-05-02 - 主分类号： H10B41/30 文献下载
摘要：一种半导体结构及其形成方法，其中，方法包括：提供衬底，所述衬底包括第一区、第二区和第三区，所述第一区、第二区和第三区表面具有第一氧化层；在所述第一氧化层表面形成掩膜材料层；对所述掩膜材料层进行第一次图形化步骤，减薄第二区和第三区的掩膜材料层的厚度，形成初始掩膜层；对所述初始掩膜层进行第二次图形化步骤，形成掩膜层，所述掩膜层内具有掩膜开口；以所述掩膜层为掩膜刻蚀所述第一氧化层，形成隧穿层开口；在所述隧穿层开口内形成隧穿层，并且，所述隧穿层的厚度小于所述隧穿层开口的深度。
半导体结构及其形成方法

[发明专利]半导体器件的制备方法-CN201710104018.X有效
发明人：郑二虎 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-02-24 - 公布日： 2020-12-15 - 主分类号： H01L21/311 文献下载
摘要：本发明揭示了一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构上自下至上依次形成有第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成有刻蚀停止层；形成一电介质层，所述电介质层覆盖所述第二掩膜层和刻蚀停止层；在所述电介质层上形成图形化的第三掩膜层；以所述第三掩膜层为掩膜，进行第一次选择性刻蚀，去除部分所述电介质层，并去除至少部分厚度的所述第二掩膜层；以所述第三掩膜层为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率，可以增加接触孔的可靠性，从而提高器件的性能。
半导体器件制备方法

[发明专利]半导体结构、自支撑氮化镓层及其制备方法-CN202010062288.0有效
发明人：特洛伊·乔纳森·贝克;王颖慧;罗晓菊;武泽成 -专利权人：镓特半导体科技（上海）有限公司
申请日： 2020-01-19 - 公布日： 2023-04-07 - 主分类号： H01L21/033 文献下载
摘要：本发明涉及一种半导体结构、自支撑氮化镓层及其制备方法；包括如下步骤：提供衬底；于衬底上形成多层图形化掩膜层；多层图形化掩膜层包括上下叠置的第一图形化掩膜层及第二图形化掩膜层，第一图形化掩膜层与第二图形化掩膜层具有不同的热膨胀系数上述实施例中的半导体结构的制备方法通过制备包括不同热膨胀系数的图形化掩膜层的多层图形化掩膜层，利用各层图形化掩膜层热膨胀系数的不同，可以逐渐缓解整个多层图形化掩膜层与在其上外延的氮化镓层的热膨胀系数差异，使得在降温剥离氮化镓层的过程中，氮化镓层受到的弯曲应力较小，氮化镓层不会因受到的弯曲应力太大而造成裂片，使得氮化镓层可以整片剥离，具有较高的良率。
半导体结构支撑氮化及其制备方法

[发明专利]掩膜结构及其形成方法、存储器及其形成方法-CN201910550540.X在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2019-06-24 - 公布日： 2020-12-25 - 主分类号： H01L21/027 文献下载
摘要：一种掩膜结构及其形成方法，一种存储器及其形成方法，所述掩膜结构的形成方法包括：形成依次堆叠的第一掩膜层、第一缓冲层及第二掩膜层；刻蚀所述第二掩膜层，形成沿第一方向延伸的第一刻蚀图形；在所述第一刻蚀图形的侧壁表面形成第一侧墙；以所述第一缓冲层为停止层，去除第二掩膜层，形成第二刻蚀图形；依次形成第三掩膜层、位于第三掩膜层表面的第二缓冲层以及位于所述第二缓冲层表面的第四掩膜层；刻蚀第四掩膜层，形成沿第二方向延伸的第三刻蚀图形；在第三刻蚀图形的侧壁表面形成第二侧墙；去除第四掩膜层，形成第四刻蚀图形，第四刻蚀图形与第三刻蚀图形的深度相同。
膜结构及其形成方法存储器

[发明专利]屏蔽盾结构及其制造方法-CN202211460653.9在审
发明人：陈跃华 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-11-17 - 公布日： 2023-04-07 - 主分类号： H01L29/40 文献下载
摘要：本发明提供一种屏蔽盾结构及其制造方法，由于在以所述掩膜层为掩膜刻蚀所述屏蔽盾材料层的过程中，导致所述掩膜层上残留有残留物，之后通过刻蚀以去除至少部分所述残留物，如此以能够降低后续去除所述掩膜层的难度。进而保证后续去除所述掩膜层时，能够去除干净以避免出现掩膜层的残留，以提升器件的性能。
屏蔽结构及其制造方法

[发明专利]一种掩膜板、显示面板及其制备方法和显示装置-CN202310131055.5在审
发明人：熊鑫;王永志;杨康 -专利权人：武汉天马微电子有限公司
申请日： 2023-02-14 - 公布日： 2023-05-16 - 主分类号： C23C16/04 文献下载
摘要：本发明公开了一种掩膜板、显示面板及其制备方法和显示装置，掩膜板用于制备显示面板中的无机层，掩膜板包括：掩膜主板和掩膜副板；掩膜主板包括第一开口；掩膜副板位于第一开口内；掩膜副板包括第二开口；掩膜主板与掩膜副板之间具有间隙采用上述技术方案，可以减小无机层的覆盖区域以及无机层的边缘处的厚度，从而减小无机层的阴影区，改善阴影效应，有利于非显示区的信号搭接，以及减小用于信号搭接的过孔与显示区的距离，可以减小非显示区的尺寸，有利于实现窄边框；同时，在有效成膜区中的边缘处仍可以形成有效的无机层，保证有效成膜区中无机层的成膜效果，提高显示面板的可靠性。
一种掩膜板显示面板及其制备方法显示装置