“掩膜层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3130355个，建议您升级VIP下载更多相关专利

[发明专利]光罩结构-CN201910448140.8在审
发明人：张永晖;李鹏;吴绍静 -专利权人：武汉华星光电半导体显示技术有限公司
申请日： 2019-05-27 - 公布日： 2019-10-08 - 主分类号： G03F1/26 文献下载
摘要：本发明提供了一种光罩结构，包括：一透明基板，包括透光区域以及被所述透光区域包围的至少一个遮光区域；一遮光掩膜层，其设置于所述透明基板并布满所述遮光区域；一相移掩膜层，其设置于所述透明基板上并与所述遮光掩膜层连接，所述相移掩膜层连接在所述遮光掩膜层的边缘上并位于所述透光区域，所述相移掩膜层用于使被其散射的光与被所述遮光掩膜层散射的光在交界面处得到相消。
掩膜层遮光透光区域透明基板相移掩膜遮光区域散射光罩交界面包围

[发明专利]半导体结构及其制备方法以及组合掩膜版-CN202211160956.9在审
发明人：陆聪 -专利权人：长江存储科技有限责任公司
申请日： 2022-09-22 - 公布日： 2022-11-18 - 主分类号： H01L27/11524 文献下载
摘要：本申请实施例提供一种半导体结构及其制备方法、组合掩膜版以及存储器，其中，所述半导体结构的制备方法包括：提供堆叠结构；在所述堆叠结构上形成掩膜层；所述掩膜层包括硬掩膜层、位于所述硬掩膜层中的第一图案转移层、位于所述硬掩膜层上的第二图案转移材料层以及至少一个连续的第一开口，一部分所述第一开口贯穿所述第二图案转移材料层及部分硬掩膜层暴露出部分所述第一图案转移层，剩余的所述第一开口贯穿所述第二图案转移材料层及硬掩膜层暴露出部分所述堆叠结构；利用所述掩膜层对所述堆叠结构进行蚀刻，形成贯穿所述堆叠结构的第一沟槽，所述第一沟槽包括至少两个间断的子沟槽。
半导体结构及其制备方法以及组合掩膜版

[发明专利]改善背面金属格栅Q-time的方法-CN202310786007.X在审
发明人：林永顺;昂开渠;张钱 -专利权人：上海华力集成电路制造有限公司
申请日： 2023-06-29 - 公布日： 2023-10-13 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种改善背面金属格栅Q‑time的方法，方法包括：提供一半导体结构，半导体结构包括其背面形成有氧化层的衬底、形成于氧化层表面的金属层、形成于金属层表面的第一硬掩膜层及形成于第一掩膜层表面的第二硬掩膜层；通过第一刻蚀工艺图案化刻蚀第二硬掩膜层形成第一沟槽；以图案化刻蚀后的第二硬掩膜层为掩膜，通过第二刻蚀工艺于第一沟槽处刻蚀第一硬掩膜层形成第二沟槽，并保留预设厚度的第一硬掩膜层；通过第三刻蚀工艺于第二沟槽处刻蚀所保留的预设厚度的第一硬掩膜层及其下方的金属层以形成金属格栅
改善背面金属格栅 time 方法

[发明专利]一种全彩OLED显示器的制作方法-CN201910376314.4有效
发明人：罗志猛;赵云;张为苍 -专利权人：信利半导体有限公司
申请日： 2019-05-07 - 公布日： 2021-04-30 - 主分类号： H01L51/56 文献下载
摘要：本发明提供了一种全彩OLED显示器的制作方法，包括以下步骤：在透明基板上依次制作彩膜层和平坦层形成彩膜基板；在所述彩膜基板上形成水氧阻隔层；在所述水氧阻隔层上形成OLED功能层；其中，所述水氧阻隔层的膜厚根据彩膜层掩膜版TP值和OLED功能层掩膜版TP值确定。本发明提供的制作方法使得水氧阻隔层的膜厚是根据彩膜层掩膜版TP值和OLED功能层掩膜版TP值确定的，根据彩膜层掩膜版TP值和OLED功能层掩膜版TP值来确定水氧阻隔层的膜厚就可以更好补偿因掩膜版误差导致的彩膜层图案和OLED功能层图案不匹配，使得最终形成的彩膜层图案和OLED功能层图案匹配，有效保证了显示质量。
一种全彩 oled 显示器制作方法

[发明专利]掩膜版及其制备方法、半导体结构制备方法及半导体结构-CN202110859148.0在审
发明人：王超星;杨鹏远;王建冲;吕天龙 -专利权人：北京华卓精科科技股份有限公司
申请日： 2021-07-28 - 公布日： 2023-02-03 - 主分类号： H01L21/02 文献下载
摘要：本申请提供一种掩膜版及其制备方法、半导体结构制备方法及半导体结构，该掩膜版用于在基底上方形成图形化的目标膜层，该掩膜版包括：金属掩膜层；设置于所述金属掩膜层与所述基底之间的胶膜，用于将所述金属掩膜层与所述基底粘结固定；所述金属掩膜层上的第一开口在所述基底上的正投影与所述胶膜上的第二开口在所述基底上的正投影至少部分重叠；且所述第一开口在所述基底上的正投影和所述第二开口在所述基底上的正投影的重叠部分与所述目标膜层在所述基底上的正投影重合该掩膜版通过多层结构的掩膜的设计，可以简化目标膜层的制备工艺，减少目标膜层的制备时间，防止基底被污染，且同时保持图形较高的尺寸精度。
掩膜版及其制备方法半导体结构

[发明专利]半导体结构及其形成方法-CN201811604233.7有效
发明人：纪世良;张翼英;张海洋 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2018-12-26 - 公布日： 2023-03-10 - 主分类号： H01L21/027 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，包括第一区域和第二区域，形成于第一区域的目标图形间距大于形成于第二区域的目标图形间距；在基底上形成底部核心材料层；在底部核心材料层上形成第一核心层；在第一区域第一核心层侧壁上形成第一掩膜侧墙，在第二区域第一核心层侧壁上形成第二掩膜侧墙，第二掩膜侧墙厚度大于第一掩膜侧墙厚度；去除第一核心层；以第一掩膜侧墙和第二掩膜侧墙为掩膜图形化底部核心材料层，形成第二核心层；去除第一掩膜侧墙和第二掩膜侧墙；在第二核心层侧壁上形成第三掩膜侧墙；去除第二核心层；以第三掩膜侧墙为掩膜图形化基底，形成凸出于剩余基底的目标图形。
半导体结构及其形成方法

[发明专利]存储器件及其形成方法-CN201310745799.2在审
发明人：洪中山;杨芸 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-30 - 公布日： 2015-07-01 - 主分类号： H01L27/115 文献下载
摘要：一种存储器件及其形成方法，其中，存储器件的形成方法包括：提供表面具有存储单元的衬底，存储单元包括：第一介质层、浮栅层、第二介质层、控制栅层和第一掩膜层；在存储单元的侧壁表面形成第二掩膜层，第二掩膜层覆盖第一介质层、浮栅层和第二介质层的侧壁、以及控制栅层靠近浮栅层的部分侧壁；以第一掩膜层和第二掩膜层为掩膜，去除部分控制栅层，使暴露出的部分控制栅层平行于衬底表面方向的尺寸缩小；在去除部分控制栅层之后，以第一掩膜层和第二掩膜层为掩膜，采用自对准硅化工艺在暴露出的控制栅层侧壁表面、以及暴露出的衬底表面形成电接触层。
存储器件及其形成方法

[发明专利]半导体结构及其形成方法-CN202011487893.9在审
发明人：郑二虎;叶逸舟;张高颖 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-12-16 - 公布日： 2022-06-17 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括器件区以及零层标记区；在零层标记区的基底内形成零层标记沟槽；填充零层标记沟槽，形成介电层；形成覆盖基底和介电层的鳍部掩膜材料层；在介电层和器件区的基底上方的鳍部掩膜材料层上形成核心层，核心层覆盖介电层的顶部；在核心层的侧壁形成掩膜侧墙；去除核心层；去除核心层后，以掩膜侧墙为掩膜刻蚀鳍部掩膜材料层，形成鳍部掩膜层；以鳍部掩膜层为掩膜刻蚀部分厚度的基底，刻蚀后剩余的基底作为衬底，位于器件区的衬底上的凸起作为鳍部，且在刻蚀基底的过程中，同时刻蚀部分厚度的介电层。本发明通过介电层填充零层标记沟槽，形成鳍部后，出现残留物缺陷或脱落缺陷的概率较低。
半导体结构及其形成方法

[发明专利]自对准多重图形的形成方法-CN201310106682.X有效
发明人：尚飞;何其旸 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-28 - 公布日： 2019-05-28 - 主分类号： H01L21/027 文献下载
摘要：一种自对准多重图形的形成方法，包括：待刻蚀层的部分表面具有若干分立的第一牺牲层，相邻第一牺牲层之间暴露出待刻蚀层表面，第一牺牲层表面具有第二牺牲层；沿第二牺牲层的侧壁表面去除部分第二牺牲层，并暴露出部分第一牺牲层表面；在待刻蚀层、第一牺牲层和第二牺牲层表面形成掩膜薄膜；回刻蚀掩膜薄膜，在第二牺牲层两侧的第一牺牲层表面形成第二掩膜，在第一牺牲层两侧的待刻蚀层表面形成第一掩膜；在形成第一掩膜和第二掩膜之后，去除第二牺牲层；在去除第二牺牲层之后，以第二掩膜为掩膜，刻蚀第一牺牲层直至暴露出待刻蚀层为止，刻蚀后的第一牺牲层形成第三掩膜。
对准多重图形形成方法

[实用新型]掩膜版-CN202120399484.7有效
发明人：黄建维;夏忠平;王嘉鸿;陶丹丹 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-02-23 - 公布日： 2021-12-14 - 主分类号： G03F1/42 文献下载
摘要：本公开提供一种掩膜版，包括多组掩膜图形，以及位于所述掩膜版边缘和相邻两组所述掩膜图形之间的对准标记单元；其中，每组所述掩膜图形用于不同膜层的光刻工艺。所述对准标记可同时实现掩膜版形状的校正和掩膜版的对准，优化各膜层图案之间的套刻误差。
掩膜版

[发明专利]半导体器件的形成方法-CN201510531698.4有效
发明人：张海洋;孟晓莹;韩秋华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-08-26 - 公布日： 2019-11-01 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法，包括：提供衬底、位于衬底表面的栅极膜以及位于栅极膜表面的初始掩膜层；在初始掩膜层表面形成图形化的光刻胶层；以图形化的光刻胶层为掩膜，刻蚀初始掩膜层形成若干分立的硬掩膜层，且硬掩膜层上以及栅极膜表面形成有聚合物杂质；采用灰化工艺去除图形化的光刻胶层，灰化工艺包括依次进行的第一灰化工艺和第二灰化工艺，第一灰化工艺还适于去除聚合物杂质中的硅离子，第二灰化工艺还适于去除聚合物杂质中的碳离子；在进行灰化工艺之后，对硬掩膜层以及栅极膜进行湿法清洗处理；以硬掩膜层为掩膜刻蚀所述栅极膜，在衬底上形成若干分立的栅极；在栅极两侧的衬底内形成源区和漏区。
半导体器件形成方法

[发明专利]降低外延层高度的方法-CN202211165437.1在审
发明人：周言庆;王玉新;丁佳;孙超 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-09-23 - 公布日： 2022-12-30 - 主分类号： H01L21/033 文献下载
摘要：本发明提供一种降低外延层高度的方法，提供衬底，在衬底上形成硬掩膜层，通过光刻、刻蚀形成贯通硬掩膜层及其下方部分衬底的凹槽，在衬底上形成填充凹槽的外延层；研磨外延层至硬掩膜层裸露；刻蚀外延层至所需高度；刻蚀去除硬掩膜层本发明的方法使得外延层表面与硬掩膜层底部齐平，降低了悬梁高度，保证帽层外延层正常生长。
降低外延高度方法

[发明专利]图形化衬底的制备方法-CN201410459272.8在审
发明人：安铁雷 -专利权人：北京北方华创微电子装备有限公司
申请日： 2014-09-09 - 公布日： 2016-04-06 - 主分类号： H01L33/00 文献下载
摘要：本发明提供一种图形化衬底的制备方法，包括：提供衬底，在所述衬底上形成第一掩膜材料层；在所述第一掩膜材料层上形成多个横截面为预定图形的光刻胶掩膜件；通过多个所述光刻胶掩膜件对所述第一掩膜材料层进行刻蚀，以形成多个横截面为预定图形的第一掩膜件；在每个所述第一掩膜件上形成第二掩膜件，其中，所述第一掩膜件的耐刻蚀度大于所述第二掩膜件的耐刻蚀度，所述第二掩膜件包覆所述第一掩膜件；对形成有所述第一掩膜件和所述第二掩膜件的衬底进行刻蚀，以在所述衬底上形成最终图形和现有技术采用的单层掩膜相比，本发明通过双层掩膜可以提高衬底图形的形貌控制能力。
图形衬底制备方法

[发明专利]半导体结构的形成方法-CN202110093860.4在审
发明人：张海洋;迟帅杰 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-01-22 - 公布日： 2022-07-29 - 主分类号： H01L21/308 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成导电结构材料层；在部分所述导电结构材料层上形成掩膜层；在所述掩膜层的侧壁面形成修复膜，所述修复膜表面的粗糙度低于所述掩膜层侧壁面的粗糙度；以所述掩膜层和修复膜为掩膜刻蚀所述导电结构材料层
半导体结构形成方法

[发明专利]半导体结构的制作方法-CN201710386009.4有效
发明人：张海洋;王士京 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-05-26 - 公布日： 2021-05-14 - 主分类号： H01L21/027 文献下载
摘要：本发明揭示了一种半导体结构的制作方法，包括：提供前端结构，所述前端结构包括依次形成的第一掩膜层、氧化层及第二掩膜层，所述第二掩膜层暴露出部分氧化层；在所述氧化层和第二掩膜层上形成有机平坦化层；在所述有机平坦化层上形成图案化的光刻胶；以所述图案化的光刻胶为掩膜，进行第一次刻蚀，所述第一次刻蚀分两步进行，暴露出所述部分氧化层和所述第二掩膜层；进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，暴露出部分第一掩膜层。于是通过分两步进行的第一次刻蚀，使得有机平坦化层刻蚀出来的侧面垂直度高，并且尽可能的避免刻蚀附着物的形成，从而在第二次刻蚀后，能够确保掩膜图案精确的传递至氧化层中。由此提高制得器件的质量。
半导体结构制作方法