“大规模集成电路设计”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8529126个，建议您升级VIP下载更多相关专利

[发明专利]一种甚大规模集成电路版图比较工具数据重用方法-CN201110427520.7有效
发明人：于士涛;王国庆;马海南;白丽双 -专利权人：北京华大九天软件有限公司
申请日： 2011-12-19 - 公布日： 2013-06-19 - 主分类号： G06F17/50 文献下载
摘要：一种甚大规模集成电路版图比较工具数据重用方法属于半导体集成电路设计自动化领域，主要针对甚大规模后端版图的差异比较操作，提供数据支持解决方案。本发明针对甚大规模集成电路版图比较操作中所面临的内存消耗巨大，经常引发内外存交换，进而加剧时间消耗，导致版图比较操作最终不可解等问题，提出一种全新高效的数据支持方法。
一种甚大规模集成电路版图比较工具数据重用方法

[发明专利]一种甚大规模集成电路版图数据支持方法-CN200910210674.3有效
发明人：于士涛;李志梁 -专利权人：北京华大九天软件有限公司
申请日： 2009-11-05 - 公布日： 2011-05-11 - 主分类号： G06F17/50 文献下载
摘要：一种甚大规模集成电路版图数据支持方法属于半导体集成电路设计自动化领域，主要针对甚大规模后端版图的设计和验证等处理操作，提供数据支持方案。本发明针对甚大规模集成电路版图处理过程中所面临的内存地址不足、内存空间有效利用率低、进而加剧时间负担、导致版图处理问题最终不可解等问题，提出了全面高效的数据支持方法。
一种甚大规模集成电路版图数据支持方法

[发明专利]一种大规模集成电路设计中的绕障直角斯坦纳树构造方法-CN201310249724.5有效
发明人：张浩;叶东毅 -专利权人：福州大学
申请日： 2013-06-21 - 公布日： 2013-09-25 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种大规模集成电路设计中的绕障直角斯坦纳树构造方法属于集成电路计算机辅助设计领域，尤其大规模集成电路物理设计中电路布线设计领域，其特征在于：首先根据逃逸图（EscapeGraph）理论构建出该布线问题布线图；然后以人工蜂群优化方法的为基本框架，使用布线图中的边构造出一个准最优可行解；为了实现人工蜂群优化方法，设计了全局搜索策略、基于关键节点的局部搜索策略、基于关键节点的编码和一个以改进的启发式算法为基础的编码器它是一种绕障直角斯坦纳树构造方法，可以构造出高质量的绕障直角斯坦纳树，适用于解决集成电路设计电路布线中的绕障最小直角Steiner树和非绕障最小直角Steiner树问题。
一种大规模集成电路设计中的直角斯坦构造方法

[发明专利]一种适用于大规模集成电路后端设计的内存管理方法-CN202111585651.8有效
发明人：陆昆;陈刚;谭小慧 -专利权人：南京集成电路设计服务产业创新中心有限公司
申请日： 2021-12-23 - 公布日： 2022-04-01 - 主分类号： G06F3/06 文献下载
摘要：一种适用于大规模集成电路后端设计的内存管理方法，包括以下步骤：接收用户的内存申请，并确认为存盘申请数据内存；根据数据类型，在内存空间中创建Block块；创建数组和对象；创建Chunk块；进行集成电路设计的数据建模；将设计数据以二进制形式持久化存储到磁盘、载入到内存；当所述内存申请为临时申请数据内存，将临时数据在堆空间进行分配。本发明的适用于大规模集成电路后端设计的内存管理方法，在满足继承电路设计的数据建模的基础上，通过虚拟内存技术，突破物理内存的容量限制；又通过内存二进制存储技术，以及脏页标记技术，达到增量快照保存，按需保存与加载
一种适用于大规模集成电路后端设计内存管理方法

[发明专利]基于最优适应启发式序列与组织进化的集成电路布图方法-CN201310733368.4有效
发明人：刘静;焦李成;朱园;王景润;马文萍;马晶晶 -专利权人：西安电子科技大学
申请日： 2013-12-24 - 公布日： 2017-01-25 - 主分类号： G06F17/50 文献下载
摘要：本发明公开一直基于最优适应启发式序列与组织进化的集成电路布图方法，属于物理设计布图规划技术领域。本发明将最优适应启发式序列作为编码和解码，与组织进化算法结合，用于求解超大规模集成电路布图方法，其特征在于首先初始化每个个体，然后采用最优适应启发式序列对每个个体进行编码和解码，最后用设计的分裂算子、吞并算子、培训算子对组织进行优化，验证结果表明，本发明在评定求解超大规模集成电路布图规划问题方法效用的一个重要方面求最优的芯片的面积利用率，有优势，是一种有效的求解超大规模集成电路布图规划问题的方法，还能扩展到求解多目标的超大规模集成电路布图规划问题
基于最优适应启发式序列组织进化集成电路方法

[发明专利]实现超大规模集成电路难熔金属硅化物阻挡层的方法-CN200410053420.2无效
发明人：陈华伦 -专利权人：上海华虹NEC电子有限公司
申请日： 2004-08-04 - 公布日： 2006-02-08 - 主分类号： H01L21/316 文献下载
摘要：本发明公开了一种实现超大规模集成电路难熔金属硅化物阻挡层的方法，在自对准难熔金属硅化物工艺中，首先生长一层薄氧化硅，然后再生长一层氮氧化硅。本发明可以提高超大规模集成电路器件性能，并可以降低废弃品。适用于超大规模集成电路的制造工艺流程。
实现超大规模集成电路金属硅阻挡方法

[发明专利]一种集成电路门电路识别方法-CN201010291051.6无效
发明人：李志梁;李桢荣;戴文华 -专利权人：北京华大九天软件有限公司
申请日： 2010-09-26 - 公布日： 2012-04-11 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种集成电路门电路识别方法，属于半导体集成电路设计自动化领域，主要用于后端版图设计时的版图与原理图一致性检查(LVS-Layout Versus Schematic)。在超大规模乃至甚大规模集成电路设计中，版图规模急剧膨胀，识别门电路可以降低LVS的数据处理规模，从而提高效率，有效缩短版图设计的迭代周期。本发明从电路网表中识别串联结构(SERIES-STRUCTURE)、上拉结构(PULL-UP-STRUCTURE)和下拉结构(PULL-DOWN-STRUCTURE)、与非门(NAND)和或非门(NOR
一种集成电路门电路识别方法

[发明专利]一种用于大规模集成电路瞬态分析的仿真优化方法及装置-CN202110945784.5有效
发明人：不公告发明人 -专利权人：苏州贝克微电子有限公司
申请日： 2021-08-18 - 公布日： 2021-11-05 - 主分类号： G06F30/3308 文献下载
摘要：本发明公开了一种用于大规模集成电路瞬态分析的仿真优化方法及装置，通过对大规模集成电路划分为多个子电路，然后通过对每个子电路进行仿真，将仿真波形为周期波形的子电路生成一个对应的函数对应关系式，然后在对大规模集成电路进行仿真时，针对不是周期波形的子电路直接进行仿真，然后针对仿真波形为周期波形的子电路通过对应的函数对应关系式进行计算，以完成对应的模拟仿真，从而实现对整个大规模集成电路的仿真。其中，由于针对函数对应关系式得到的输出波形与直接进行仿真得到的仿真波形相同，无需对电路进行复杂的矩阵计算，进而提高了仿真的速度。
一种用于大规模集成电路瞬态分析仿真优化方法装置

[发明专利]智能人体信息诊断仪-CN90105749.5无效
发明人：张登元;梁勇;张雨飞;王新明 -专利权人：江苏省计算技术研究所
申请日： 1990-10-12 - 公布日： 1992-04-29 - 主分类号： A61B5/04 文献下载
摘要：智能人体信息诊断仪，由微机系统控制，具有汉字库，电路设计上使用了显示控制的大规模集成电路和逻辑控制的大规模可编程序逻辑阵列，操作简便，性能可靠，功能齐全，诊断结果以汉字形式显示，快速，准确，直观，用于耳部穴位对人体各种疾病的诊断
智能人体信息诊断仪

[发明专利]基于斐波那契数列的抗串扰互联的编解码器及编码方法-CN202110160925.2在审
发明人：杜源;曹文月;杜力;刘谦 -专利权人：南京大学
申请日： 2021-02-05 - 公布日： 2021-06-11 - 主分类号： H03M13/11 文献下载
摘要：本申请涉及超大规模集成电路技术领域，提供一种基于斐波那契数列的抗串扰互联的编解码器及编码方法，编码器包括：M个编码块，用于实现M+1bit的编码，M大于等于3；所述编码块包括第一输入端、第二输入端、第三输入端解码器通过信道连接编码器，所述解码器包括第一加法器第二加法器和M‑2个解码选择器；在编码过程中，利用斐波那契数列的性质，对编码输入值进行编码，且保证获得的编码满足FPF，从而降低互联线上的数据模型种类，解决超大规模集成电路设计中，互联线之间的串扰问题，提高超大规模集成电路的电路性能，提供一种多路高速高密度的编解码器及编码方法。
基于数列抗串扰互联编解码器编码方法

[发明专利]基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法-CN201410642109.5有效
发明人：俞洋;彭宇;陈修远;彭睿 -专利权人：哈尔滨工业大学
申请日： 2014-11-13 - 公布日： 2015-02-04 - 主分类号： G06F17/50 文献下载
摘要：基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，涉及一种大规模集成电路的小时延故障测试通路选择方法。本发明所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，通过使用关键节点选择来优化蚁群优化算法的搜索时间，进而快速选择出小时延缺陷测试通路，使搜索时间减少为原时间的20％至适用于在大规模集成电路小时延故障测试通路的选择。
基于关键节点选择优化算法大规模集成电路小时故障测试通路方法

[发明专利]一种基于抽象语法树的集成电路建模获取方法及系统-CN202110300020.0有效
发明人：李肯立;张金丽;肖正;陈岑;刘楚波;段明星;唐卓;廖清;肖国庆 -专利权人：湖南大学
申请日： 2021-03-22 - 公布日： 2023-10-13 - 主分类号： G06F30/31 文献下载
摘要：本发明公开了一种基于抽象语法树的集成电路建模获取方法及系统，属于集成电路设计技术领域。包括：获取大规模集成电路的Verilog HDL源代码工程文件，并提取出具有相互依赖关系的.v文件；将.v文件解析为抽象语法树，并将抽象语法树导出为.json文件；遍历符合标准json格式的文件，以获取数据信息由于抽象语法树不依赖于具体的文法，不依赖于语言的细节，将源代码转化为抽象语法树后，可以对抽象语法树做很多的操作，进而可以提高超大规模集成电路建模设计的灵活性及效率。
一种基于抽象语法集成电路建模获取方法系统

[发明专利]超大规模集成电路避障碍的直角Steiner树方法-CN200410069118.6无效
发明人：洪先龙;经彤;胡昱;冯哲;杨旸 -专利权人：清华大学
申请日： 2004-07-06 - 公布日： 2005-03-02 - 主分类号： G06F17/50 文献下载
摘要：超大规模集成电路避障碍的直角Steiner树方法属于集成电路计算机辅助设计技术领域，尤其超大规模集成电路布线设计领域，其特征在于：提出基于完全Steiner树(FST)的端点划分方法，然后在划分出来的每个子集中针对不同情况分别使用蚁群方法和贪婪该算法能处理多端点(包括能处理两端点)的线网；能处理复杂障碍(包括凹多边形障碍)的情况；能够在较短时间里很好地处理大规模问题。它实现了在待连接线网有多个端点情况下的超大规模集成电路布线时避障碍的优化线长与时间效率的直角Steiner树构造方法。
超大规模集成电路障碍直角 steiner 方法

[发明专利]一种数字大规模集成电路的资源共享系统及方法-CN201010219803.8有效
发明人：乔树山;黑勇 -专利权人：中国科学院微电子研究所
申请日： 2010-07-07 - 公布日： 2012-01-11 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种数字大规模集成电路的资源共享系统及方法，属于数字大规模集成电路领域。该数字大规模集成电路的资源共享方法，包括：步骤10，在寄存器传输级设定所需要的加法器数目；步骤20，将每一个时钟周期的运算映射到指定的运算单元电路上，通过多路开关来选择运算单元的输入，避免出现组合环或者虚假关键路径本发明可以降低EDA工具综合时运行时间，降低综合电路的面积和功耗。
一种数字大规模集成电路资源共享系统方法

[发明专利]一种用于形式验证的宇航通用门级逻辑建模方法-CN202111404835.X在审
发明人：屈若媛;张海明;吕倩倩;张伟;张延伟;张磊;肖波;祝名;谷瀚天 -专利权人：中国空间技术研究院
申请日： 2021-11-24 - 公布日： 2022-03-22 - 主分类号： G06F30/20 文献下载
摘要：一种用于形式验证的宇航通用门级逻辑建模方法，对宇航级大规模集成电路的抗辐射加固逻辑门电路进行抗辐射冗余特点分析和建模，可基于该模型对宇航级大规模集成电路进行基于形式验证的安全属性评测和逻辑完备性检查，解决了空间辐射环境和航天器高可靠应用条件下的宇航大规模集成电路安全属性评测难题
一种用于形式验证宇航通用逻辑建模方法