“大规模集成电路设计”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8529126个，建议您升级VIP下载更多相关专利

[发明专利]低温自组装Bi_4-xY_xTi₃O₁₂铁电薄膜的方法-CN200910073063.9无效
发明人：刘洪成 -专利权人：齐齐哈尔大学
申请日： 2009-10-16 - 公布日： 2010-06-23 - 主分类号： C30B29/32 文献下载
摘要：本发明解决了现有工艺制备Bi4-xYxTi3O12铁电薄膜存在因晶化温度过高不利于大规模集成电路的生产的问题。本发明方法制备的Bi4-xYxTi3O12铁电薄膜主要用于规模集成电路的生产，其表面平整，均一相，界面清晰，薄膜与衬底之间无裂痕出现，利于大规模集成电路的生产。
低温组装 bi sub ti 12 薄膜方法

[发明专利]EPC3C120F484型FPGA配置/测试/调试适配器-CN201710735136.0在审
发明人：雷静;张建宁;陈雪梅;刘庆林;黄坤超;周烨 -专利权人：成都天奥技术发展有限公司;西南电子技术研究所（中国电子科技集团公司第十研究所）
申请日： 2017-08-24 - 公布日： 2018-01-16 - 主分类号： G01R31/3185 文献下载
摘要：本发明公开的一种EPC3C120F484型FPGA配置/测试/调试适配器，旨在提供一种操作方便，工作效率高，质量损耗小，测试结果准确可靠的FPGA大规模集成电路测试与调试适配器。本发明通过下述技术方案予以实现配置模式选择电路(2)、接口电路(3)、电源电路(4)、状态显示电路(5)和存储配置电路(6)围绕测试插座(1)电连接。存储配置电路中预存储有FPGA大规模集成电路的功能配置文件，电源电路在线对待测器件进行加电，配置模式选择电路按照主串配置模式，通过接口电路选择配置接口对待测器件进行逻辑功能配置，通过状态显示电路指示灯验证待测器件的配置是否正常
epc3c120f484 fpga 配置测试调试适配器

[发明专利]一种基于混合模式检验的硬件木马检测方法-CN202211682134.7在审
发明人：周婉婷;郑凯文;李磊 -专利权人：电子科技大学
申请日： 2022-12-26 - 公布日： 2023-04-21 - 主分类号： G06F21/56 文献下载
摘要：本发明公开了一种基于混合模式检验的硬件木马检测方法，首先对RTL级电路设计进行逻辑综合，获得基于工艺库的门级网表，再对电路规模进行判断，根据待测电路的等效门数量判断电路规模并选择后续检测路线，若电路为大于10万门级的VLSI则先进行粗颗粒机器学习定位，再进行细颗粒结构匹配检验，若为小于10万门级的小型电路则直接进行细颗粒结构匹配检验，最后将检验结果与理想结果对比，得到硬件木马的判别与位置定位，完成木马电路的匹配与定位本发明的方法利用物理信息可针对大规模集成电路门级网表检测，同时兼顾了小规模集成电路的门级网表检测，可以兼容任何芯片设计，不受工艺不同的影响，为未来的硬件木马剥离、维持芯片正常功能提供条件。
一种基于混合模式检验硬件木马检测方法

[发明专利]基于元胞自动机和赋权超图的大规模集成电路划分方法-CN201210154573.0无效
发明人：孙凌宇;冷明;冷子阳 -专利权人：冷明;孙凌宇;冷子阳
申请日： 2012-05-18 - 公布日： 2012-09-19 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种基于元胞自动机和赋权超图的大规模集成电路划分方法，其采用赋权超图对电路进行数学建模，将电路线网转换到赋权超图，并保存为赋权超图文件；然后启动基于元胞自动机的赋权超图划分程序，对生成的赋权超图进行划分；最后依据赋权超图的划分结果，修改电路对应的线网，并通过遍历修改后的线网，将得到的电路划分结果以硬件描述语言存储在电路描述文件中。采用本发明的基于元胞自动机和赋权超图的大规模集成电路划分方法，不仅仅有效地提高了电路划分的效率，还显著地提高了电路划分的性能，具有较好的实用性。
基于自动机超图大规模集成电路划分方法

[发明专利]基于多水平划分法和赋权超图的大规模集成电路划分方法-CN201210155738.6无效
发明人：冷明;孙凌宇;冷子阳 -专利权人：孙凌宇;冷明;冷子阳
申请日： 2012-05-19 - 公布日： 2012-09-26 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种基于多水平划分法和赋权超图的大规模集成电路划分方法，其采用赋权超图对电路进行数学建模，将电路线网到赋权超图的转换，并保存为赋权超图文件；然后启动基于多水平划分法的赋权超图划分程序，对生成的赋权超图进行划分；最后依据赋权超图的划分结果，修改电路对应的线网，并通过遍历修改后的线网，将得到的电路划分结果以硬件描述语言存储在电路描述文件中。采用本发明的基于多水平划分法和赋权超图的大规模集成电路划分方法，不仅仅有效地提高了电路划分的效率，还显著地提高了电路划分的性能，具有较好的实用性。
基于水平划分超图大规模集成电路方法

[其他]一种微氮低氧低碳直拉硅单晶的制备方法-CN101988000000307在审
发明人：李立本;阙端麟 -专利权人：浙江大学
申请日： 1988-01-20 - 公布日： 1989-04-05 - 主分类号：文献下载
摘要：该方法制备的硅单晶，成本大幅度降低，其硅片在器件工艺中不易翅曲和破碎，成品率高，优品率增加，适合于制备２″～６″或更大直径的硅单晶，是制造大规模集成电路和超大规模集成电路的理想材料。
一种低氧低碳直拉硅单晶制备方法

[发明专利]193nm远紫外光刻胶及其制备方法-CN200510040225.0有效
发明人：常磊 -专利权人：苏州瑞红电子化学品有限公司
申请日： 2005-05-25 - 公布日： 2006-11-29 - 主分类号： G03F7/004 文献下载
摘要：本发明涉及制造超大规模集成电路芯片所使用的以193nm远紫外单束光为曝光光源的光刻胶及其制备方法。用该成膜树脂制成的光刻胶，不仅在193nm处具有较好的透过性，支持高分辨率，可以实现0.1μm的线宽，而且具有较高的抗干法腐蚀能力，适用于各种干法曝光工艺，曝光之后膜的抗收缩性能和透气性能，均能满足制作大规模集成电路芯片的严格要求
193 nm 紫外光刻及其制备方法

[发明专利]一种大规模集成电路冲流道模具定位装置-CN201110284926.4无效
发明人：花富春;曹杰;代迎桃;姚亮;杨亚萍 -专利权人：铜陵三佳山田科技有限公司
申请日： 2011-09-23 - 公布日： 2012-05-09 - 主分类号： B21D28/04 文献下载
摘要：本发明公开了一种大规模集成电路冲流道模具定位装置，定位装置为可伸缩的浮动定位针，它是设置在大规模集成电路冲流道模具的卸料板（4）上，浮动定位针包括定位针（3）、挤压定位针（3）的弹簧（5）和弹簧压板（6
一种大规模集成电路冲流道模具定位装置

[实用新型]一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构-CN201521083855.1有效
发明人：张崤君 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2015-12-23 - 公布日： 2016-05-18 - 主分类号： H01L23/10 文献下载
摘要：本实用新型涉及大规模集成电路陶瓷外壳技术领域，尤其涉及芯片倒装用陶瓷焊盘阵列外壳，具体公开了一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构，内部多层布线的陶瓷基板钎焊金属封口环，倒装安装芯片后，再将散热盖板采用平行缝焊的方式与金属封口环焊接本实用新型能够同时满足气密性和芯片散热需要，具有机械可靠性高、散热性能优良、高气密性的优点，能够用于高引出端数大规模集成电路封装。
一种气密性芯片倒装安装陶瓷阵列外壳结构

[实用新型]一种大规模集成电路冲流道模具定位装置-CN201120359034.1有效
发明人：花富春;曹杰;代迎桃;姚亮;杨亚萍 -专利权人：铜陵三佳山田科技有限公司
申请日： 2011-09-23 - 公布日： 2012-05-30 - 主分类号： B21D28/14 文献下载
摘要：本实用新型公开了一种大规模集成电路冲流道模具定位装置，定位装置为可伸缩的浮动定位针，它是设置在大规模集成电路冲流道模具的卸料板（4）上，浮动定位针包括定位针（3）、挤压定位针（3）的弹簧（5）和弹簧压板
一种大规模集成电路冲流道模具定位装置

[实用新型]光栅数字式千、百分表-CN92241845.4无效
发明人：王忠祜 -专利权人：王忠祜
申请日： 1992-11-26 - 公布日： 1993-12-29 - 主分类号： G01B11/02 文献下载
摘要：本实用新型为光栅数字式千、百分表由壳体、测杆、光栅副、光电转换器、专用大规模集成电路、液晶显示器组成，与千、百分表测杆一体的标尺光栅和与壳体上光电转换头一体的指示光栅保持一定测量间隙，当它们相对直线运动时产生光学干涉条纹，利用光的干涉和反射原理，发光二极管的发射光经干涉条纹后反射到光电接收管上，形成反映位移信息的光电信号，该信号送入单片制光栅专用大规模集成电路进行整形、插补、辨向、运算、计数译码后，将被测物体的几何尺寸用数字方式直观地显示在液晶片上
光栅数字式百分表

[发明专利]大规模集成电路用无溶剂硅树脂及其制备方法-CN201410065605.9有效
发明人：薛中群;惠正权;钱峰;宋坤忠 -专利权人：江苏三木化工股份有限公司
申请日： 2014-02-26 - 公布日： 2016-11-23 - 主分类号： C08G77/20 文献下载
摘要：本发明公开了一种大规模集成电路用无溶剂硅树脂，它由二甲基二氯硅烷50~100份，二氯甲基乙烯基硅烷30~60份，苯基三氯硅烷70~140份，醋酸丁酯90~180份，反应溶剂500~1000份，偶联剂2~本发明提供的大规模集成电路用无溶剂硅树脂，通过大量实验优选出各组份配比，该树脂具有优异的耐磨性、耐氧化性、耐高低温性、耐辐射性、耐候性、绝缘性、憎水性以及低表面势能。并且本发明提供的制备方法，整个工艺设计合理，采用连续水解工艺，把水解、水洗、浓缩在一个步骤完成，并采用新型高效催化剂锆酸酯偶联剂，可大大减少反应时间，提高生产效率，节省成本，提高产品的综合性能。
大规模集成电路溶剂硅树脂及其制备方法

[发明专利]在电路设计阶段期间自动优化器件结构-CN200810149816.5有效
发明人： D·奇丹巴尔拉奥;R·Q·威廉姆斯;J·希伯勒 -专利权人：国际商业机器公司
申请日： 2008-09-27 - 公布日： 2009-06-03 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及在电路设计阶段期间自动优化器件结构。提供了一种改善超大规模集成电路的电路设计的方法，所述设计代表了在电路中互连的多个半导体器件。确定是否所述设计中的所述多个半导体器件中的一个器件的特征的边缘可以沿第一方向移动允许的范围内的距离，以便满足所述电路的性能目标和匹配目标。如果需要，重复上述步骤直到认为所述电路的所述性能目标和匹配目标得以充分满足。
电路设计阶段期间自动优化器件结构

[发明专利]一种降低大规模集成电路中电路功耗的方法-CN200410038009.8无效
发明人：杨华中;汪玉;罗嵘;汪蕙 -专利权人：清华大学
申请日： 2004-05-14 - 公布日： 2005-01-26 - 主分类号： H03K19/0948 文献下载
摘要：本发明涉及一种降低大规模集成电路中电路功耗的方法，属于CMOS集成电路设计技术领域。该方法首先将电路中的逻辑门的阈值设为低阈值，计算每一个逻辑门的延时和最大缓冲时间；根据计算结果重新分配上述电路中各个逻辑门的缓冲时间，使得逻辑门的缓冲时间大于该逻辑门的在低域值和已知高域值下的延时差；用设定的逻辑门高阈值替换上述逻辑门中缓冲时间大于逻辑门延时差的逻辑门阈值本发明的方法，在保证电路的功能的前提下，最大幅度的降低了低阈值逻辑门的数量，进而降低了电路中泄漏电流所产生的功耗。
一种降低大规模集成电路电路功耗方法

[发明专利]一种基于近似电路脆弱性分析的电路测试方法-CN201910531138.7在审
发明人：王真;温蜜;刘伟景;王勇 -专利权人：上海电力学院
申请日： 2019-06-19 - 公布日： 2019-10-15 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种基于近似电路脆弱性分析的电路测试方法，该测试方法包括以下步骤：步骤1：针对近似电路推导某个节点信号翻转时的可靠度公式，进而得到此节点感染时近似电路失效率的计算方法；步骤2：以近似电路中不同节点作为感染源计算失效率并利用关键门节点算法得到关键门节点；步骤3：根据关键门节点和近似电路的所有输出组合的失效率进行近似电路设计和局部选择性加固并最终进行电路测试。本发明可以应用于超大规模集成电路可靠性分析和评估过程，主要针对近年来集成电路领域的研究热点近似电路，分析其失效率和关键门节点，从而有助于改善近似电路设计，降低测试成本。与现有技术相比，本发明具有降低电路测试时间，降低测试成本等优点。
近似电路电路测试门节点失效率脆弱性分析测试成本超大规模集成电路集成电路领域局部选择性可靠性分析节点信号评估过程输出组合感染源可靠度翻转算法推导测试感染应用分析研究

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条