“大规模集成电路设计”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8529126个，建议您升级VIP下载更多相关专利

[发明专利]超大规模集成电路多层铜布线用化学机械全局平面化抛光液-CN02116759.1有效
发明人：刘玉岭;王新;檀柏梅;张楷亮;刘纳 -专利权人：河北工业大学
申请日： 2002-05-10 - 公布日： 2004-03-03 - 主分类号： C09G1/02 文献下载
摘要：一种超大规模集成电路多层铜布线用化学机械全局平面化抛光液，其组成成分重量％是：SiO₂、CeO₂、Al₂O₃、ZrO用于超大规模集成电路多层铜布线化学机械全局平面化抛光。
超大规模集成电路多层布线化学机械全局平面化抛光

[发明专利]大规模集成电路版图非结构网格偏心中点生成方法和系统-CN202010912374.6有效
发明人：唐章宏;邹军;黄承清;汲亚飞;王芬 -专利权人：北京智芯仿真科技有限公司
申请日： 2020-09-03 - 公布日： 2021-03-30 - 主分类号： G06F30/392 文献下载
摘要：本发明涉及一种大规模集成电路版图非结构网格偏心中点生成方法和系统。该大规模集成电路版图非结构网格偏心中点生成方法和系统，通过采用偏心中点恢复法对丢失边进行恢复，采用偏心中点消除法消除被侵蚀的边。
大规模集成电路版图结构网格偏心中点生成方法系统

[发明专利]超大规模集成电路多层铜布线中铜与钽的化学机械全局平面化抛光液-CN02116761.3无效
发明人：刘玉岭;张楷亮;李薇薇 -专利权人：河北工业大学
申请日： 2002-05-10 - 公布日： 2004-02-04 - 主分类号： C09G1/02 文献下载
摘要：超大规模集成电路多层铜布线中铜与钽化学机械全局平面化抛光液的组成成分重量％是SiO₂、CeO₂、Al₂O₃、ZrO主要用于超大规模集成电路多层铜布线中铜与钽化学机械全局平面化抛光。
超大规模集成电路多层布线化学机械全局平面化抛光

[发明专利]一种合金键合丝及其制备方法及应用-CN201410054839.3有效
发明人：周钢;薛子夜;赵义东 -专利权人：浙江佳博科技股份有限公司
申请日： 2014-02-18 - 公布日： 2018-02-23 - 主分类号： C22C5/06 文献下载
摘要：本发明提供的合金键合丝成本低廉、键合性能优良、在高速键合条件下不断线、机械性能强，可用于集成电路、大规模集成电路、分立器件、LED封装。
一种合金键合丝及其制备方法应用

[实用新型]无线调度台设备-CN01280021.X无效
发明人：刘长科;王世生 -专利权人：刘长科
申请日： 2001-12-30 - 公布日： 2004-04-07 - 主分类号： H04B7/26 文献下载
摘要：本实用新型涉及一种无线调度台设备，采用工业化标准与大规模集成电路设计，应用数字化处理、分布式计算与网络通信技术，实现不同系统、不同频段、不同通话组的电台之间及与有线电话的汇接，远程设置电台的工作状态，该调度台设备具有完备的调度
无线调度设备

[发明专利]基于改进支配准则的高维多目标进化方法-CN202211736470.5在审
发明人：刘耿耿;陈子阳;鲁任;裴镇宇 -专利权人：福州大学
申请日： 2022-12-30 - 公布日： 2023-04-18 - 主分类号： G06F30/337 文献下载
摘要：本发明提出基于改进支配准则的高维多目标进化方法，用于优化超大规模集成电路物理设计的布线设计，包括以下步骤；步骤一、根据定义的收敛性指标保证非支配解集的收敛性，并结合了基于遗传算法小生境的自适应参数来控制解集的多样性，通过最小化MOP来优化布线设计的半径目标和线长目标，改进支配准则；步骤二、设计收敛性指标与多样性指标，使两者共同构成动态适应度函数，自适应地保留具有较好收敛性和多样性的个体，以进行MaOEA‑IDR环境选择提出能在高维空间中兼顾柯西算子的全局搜索能力和高斯算子的局部探索能力的自适应t分布交叉算子，使t分布交叉算子ASDX自适应；本发明能有效解决超大规模集成电路物理设计的布线问题
基于改进支配准则多目标进化方法

[发明专利]一种二维小波变换集成电路结构-CN200910272263.7无效
发明人：田昕;田金文;谭毅华 -专利权人：华中科技大学
申请日： 2009-09-27 - 公布日： 2010-04-21 - 主分类号： H03K19/00 文献下载
摘要：一种二维小波变换集成电路结构，属于超大规模集成电路设计技术和图像处理、图像压缩处理技术中的小波变换领域，目的在于提高整个变换电路结构的响应速度和输出速率。本发明包括串并转换电路、一维行滤波电路和一维列滤波电路，串并转换电路将输入的图像数据，转换为并行数据送到一维行滤波电路；一维行滤波电路在单位内部时钟周期内输出四个行滤波系数到两个一维列滤波电路；两个一维列滤波电路完成整个列滤波运算并输出结果
一种二维变换集成电路结构

[实用新型]一种二维小波变换集成电路结构-CN200720088833.3无效
发明人：田昕;田金文;谭毅华 -专利权人：华中科技大学
申请日： 2007-12-07 - 公布日： 2008-09-03 - 主分类号： G06F17/14 文献下载
摘要：一种二维小波变换集成电路结构，属于超大规模集成电路设计技术和图像处理、图像压缩处理技术中的小波变换领域，目的在于提高整个变换电路结构的响应速度和输出速率。本实用新型包括串并转换电路、一维行滤波电路和一维列滤波电路，串并转换电路将输入的图像数据，转换为并行数据送到一维行滤波电路；一维行滤波电路在单位内部时钟周期内输出四个行滤波系数到两个一维列滤波电路；两个一维列滤波电路完成整个列滤波运算并输出结果
一种二维变换集成电路结构

[发明专利]一种具有相同游程长度的测试数据压缩编码、解码方法及专用解码单元-CN200910116595.6无效
发明人：陈向前 -专利权人：陈向前
申请日： 2009-04-21 - 公布日： 2009-12-16 - 主分类号： H03M7/46 文献下载
摘要：本发明涉及一种大规模集成电路测试数据压缩编码、解码方法及专用解码单元，属于集成电路测试技术领域。为了降低测试数据的存储容量，缩短测试应用时间，本发明公开了一种大规模集成电路测试数据压缩的编码方法，通过存储程序的计算机执行如下步骤：首先以位串为基本单元，对0和1两种类型的游程进行统计，将测试数据分割开来
一种具有相同游程长度测试数据压缩编码解码方法专用单元

[发明专利]光刻胶剥离剂组合物-CN03821966.2有效
发明人：金玮溶;尹锡一;曹三永;朴顺姬;全雨植 -专利权人：东进瑟弥侃株式会社
申请日： 2003-09-30 - 公布日： 2005-10-12 - 主分类号： G03F7/32 文献下载
摘要：所以它可以非常有效地用于半导体器件如集成电路、大规模集成电路和超大规模集成电路的制造工艺中。
光刻剥离组合

[发明专利]基于图形的处理系统及用于处理基于图形的数据的方法-CN200810002915.0有效
发明人：阿尔里奇·A.·芬科勒;马克·A·莱文;罗伯特·T.·萨亚赫 -专利权人：国际商业机器公司
申请日： 2008-01-11 - 公布日： 2008-07-23 - 主分类号： G06F17/50 文献下载
摘要：用以处理与生成超大规模集成电路(VLSI)设计有关的基于符号的数据的系统和方法。
基于图形处理系统用于数据方法

[发明专利]基于计算机视觉的物流节点设施布局优化方法-CN201110400414.X无效
发明人：王伟;封学军;黄莉 -专利权人：河海大学
申请日： 2011-12-06 - 公布日： 2012-06-27 - 主分类号： G06F17/50 文献下载
摘要：本发明可实现复杂地形条件下多约束大规模物流节点设施布局优化，还可广泛应用于城市规划、交通运输、大规模集成电路设计、建筑设计、机械制造、航空航天等领域。
基于计算机视觉物流节点设施布局优化方法

[发明专利]集成电路版图验证并行处理解决方案-CN201110180131.9无效
发明人：宋德强;王国庆;王鹏 -专利权人：北京华大九天软件有限公司
申请日： 2011-06-29 - 公布日： 2013-01-02 - 主分类号： G06F17/50 文献下载
摘要：本发明是一种适用于集成电路版图验证工具中的并行处理方案，所属的技术领域是集成电路计算机辅助设计领域，尤其是涉及集成电路版图的设计规则检查(DRC)和版图与原理图的一致性检查(LVS)领域。本发明创造性地提出了基于命令调度图的多进程(Manager-Worker模型)和基于单元调用关系的多线程(Worker-Slave模型)并行处理方法，并将这两种方法相结合用于解决甚大规模集成电路版图验证过程中所面临的运行时间过长实际应用中表明，该并行处理方案能够在用户可接受的时间内解决超大规模版图验证问题。
集成电路版图验证并行处理解决方案

[发明专利]CMOS工艺中射频信号的集成静电释放保护电路-CN200610001710.1无效
发明人：郭慧民;陈杰 -专利权人：中国科学院微电子研究所
申请日： 2006-01-23 - 公布日： 2007-08-01 - 主分类号： H01L27/02 文献下载
摘要：本发明属于微电子学与固体电子学领域的超大规模集成电路设计，是一种CMOS工艺中实现射频信号的集成静电释放保护电路。其中的静电释放保护电路可采用传统的静电保护电路实现，设计中将由静电释放保护电路带来的寄生电容统一考虑在输入匹配电路中，由焊盘和静电释放保护电路引起的寄生电容，用于阻抗匹配的片上电容和片上电感共同构成匹配网络，从而同时实现ESD保护电路和输入输出阻抗匹配。阻抗匹配电路中的电容和电感由片上电容和电感实现。这种将静电释放保护电路和阻抗匹配集成在一起设计的方法可以很大程度的降低静电释放保护电路对射频信号的影响。
cmos 工艺射频信号集成静电释放保护电路

[发明专利]一种隧穿场效应晶体管的制备方法-CN201510705660.4在审
发明人：黄如;吴春蕾;黄芊芊;王佳鑫;王阳元 -专利权人：北京大学
申请日： 2015-10-27 - 公布日： 2016-03-09 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种隧穿场效应晶体管的制备方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该方法通过制备工艺设计实现了超陡源结的隧穿场效应晶体管。本发明可以显著改善器件特性；同时，该制备方法与标准的CMOS IC工艺兼容，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程
一种场效应晶体管制备方法