“外延层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2577426个，建议您升级VIP下载更多相关专利

[发明专利]一种8英寸VDMOS功率管用硅外延片的制造方法-CN201911196733.6有效
发明人：马梦杰 -专利权人：南京国盛电子有限公司
申请日： 2019-11-29 - 公布日： 2020-05-01 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种8英寸VDMOS功率管用硅外延片的制造方法，包括步骤：（1）选用掺As衬底，衬底电阻率≤0.004Ω.cm；（2）进行第一外延层的生长，在衬底表面用生长温度为1040~1080℃，生长速率为≤1.5μm/min生长第一外延层，在第一层外延层生长完成后用氢气吹扫腔体；（3）进行第二外延层的生长，在第一外延层表面用生长温度为1040~1060℃，生长速率为2~3μm/min生长第二外延层。本发明选用合适衬底，满足器件和外延要求，有效提高外延层电阻率均匀性，减小边缘与中心区域过渡区的偏差，提高管芯的良率。
一种英寸 vdmos 功率管用外延制造方法

[发明专利]一种具备全角反射镜的发光二极管芯片的制备方法-CN201510033508.6在审
发明人：孙虎;周武 -专利权人：华灿光电(苏州）有限公司
申请日： 2015-01-23 - 公布日： 2015-05-13 - 主分类号： H01L33/00 文献下载
摘要：所述制备方法包括：提供一外延片；在外延片的正面形成划片道；在外延片上制备电流阻挡层、电流扩展层和电极，并减薄外延片；在外延片的背面蒸镀ODR；从外延片的正面沿着划片道进行激光划片；对外延片进行裂片加工，得到LED芯片；其中，在外延片的正面形成划片道，包括：在外延片的正面的第一区域覆盖光刻胶；在外延片的正面的第二区域和光刻胶上蒸镀金层；在金层内形成通孔；沿着金层内的通孔形成外延层内的划片道；沿着外延层内的划片道形成PSS层内的划片道；去除金层。
一种具备全角反射发光二极管芯片制备方法

[发明专利]一种具有电流阻挡层氮化镓基发光二极管的制作方法-CN201010273166.2有效
发明人：潘群峰;吴志强;黄少华 -专利权人：厦门市三安光电科技有限公司
申请日： 2010-09-06 - 公布日： 2011-02-09 - 主分类号： H01L33/00 文献下载
摘要：一种具有电流阻挡层氮化镓基发光二极管的制作方法，在蓝宝石衬底上自下而上依次由n型氮化镓基外延层、有源层、p型氮化镓基外延层和非掺杂氮化镓基外延层构成成氮化镓基发光外延层；在氮化镓基发光外延层之上定义电流阻止区，在电流阻止区的非掺杂氮化镓基外延层之上镀一金属层作为掩膜以覆盖整个电流阻止区；采用电化学蚀刻将电流阻止区之外的非掺杂氮化镓基外延层去除；去除掩膜金属层；在p型氮化镓基外延层和非掺杂氮化镓基外延层上制作透明导电层；在电流阻止区范围内的透明导电层上制作p电极。利用电化学蚀刻选择性定义电流阻挡层，避免了干法蚀刻带来的损伤和钝化问题，获得基于非掺杂外延层的具有电流阻挡效应的氮化镓基发光二极管。
一种具有电流阻挡氮化发光二极管制作方法

[发明专利]半导体器件及其制造方法-CN201410643783.5在审
发明人：永久克己;酒井敦;有江宽之 -专利权人：瑞萨电子株式会社
申请日： 2014-11-10 - 公布日： 2015-05-20 - 主分类号： H01L27/146 文献下载
摘要：半导体器件具有半导体衬底，第一p型外延层，第二p型外延层以及第一光电转换元件。第一p型外延层形成在半导体衬底的主表面上。第二p型外延层形成为覆盖第一p型外延层的上表面。第一光电转换元件形成在第二p型外延层中。第一和第二p型外延层每个都由硅制成，并且第一p型外延层具有高于第二p型外延层的p型杂质浓度。
半导体器件及其制造方法

[发明专利]半导体装置-CN202010848363.6在审
发明人：林衍廷;宋学昌;李彦儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-08-21 - 公布日： 2021-02-26 - 主分类号： H01L27/092 文献下载
摘要：源极/漏极区包括接触鳍片侧壁的第一外延层与位于第一外延层上的第二外延层。第一外延层包括以掺质掺杂的硅与锗，且第一外延层具有第一浓度的掺质。第二外延层包括以上述掺质掺杂的硅与锗，且第二外延层具有第二浓度的掺质，第二浓度大于第一浓度。第一外延层与第二外延层具有相同的锗浓度。
半导体装置

[实用新型]一种具有复合尺寸的LED芯片-CN202022939584.2有效
发明人：崔永进 -专利权人：佛山市国星半导体技术有限公司
申请日： 2020-12-09 - 公布日： 2021-06-29 - 主分类号： H01L33/24 文献下载
摘要：本实用新型公开了一种具有复合尺寸的LED芯片，包括衬底、外延层、切割道、以及设于外延层上的电极；所述外延层设有n个波长区域，n≥2，每个波长区域的外延层的波长不同；所述切割道沿着外延层的表面贯穿至衬底表面，所述切割道将外延层分隔成多个发光结构，其中，位于同一波长区域的发光结构尺寸相同，不同波长区域的发光结构尺寸不同。本实用新型根据外延层的波长分布将同一区段波长的外延层制成同一尺寸的发光结构，其余不同波长段的外延层制成不同尺寸的发光结构，以提高芯片成品良率，出货效率，以及减少不同波段芯片的库存。
一种具有复合尺寸 led 芯片

[发明专利]一种氮化镓垂直结型场效应管的制备方法-CN202111413196.3在审
发明人：刘新科;黄昊;杨嘉颖;贺威;黎晓华;宋利军;黄双武 -专利权人：深圳大学
申请日： 2021-11-25 - 公布日： 2022-03-01 - 主分类号： H01L21/335 文献下载
摘要：本发明实施例公开了一种氮化镓垂直结型场效应管的制备方法，包括：在N+型氮化镓衬底上生长N‑型氮化镓外延层，在N‑型氮化镓外延层的两侧通过离子注入的方式掩模生长0.5～2um深的P型氮化镓外延层；在N‑型氮化镓外延层和P型氮化镓外延层表面生长N‑型氮化镓铝外延层，选择性刻蚀N‑型氮化镓铝外延层以保留与P型氮化镓外延层相邻的N‑型氮化镓铝外延层；在刻蚀后的器件表面生长氮化镓外延层，并在器件表面的中间区域刻蚀预设深度后生长P型氮化镓外延层，刻蚀器件表面并生长绝缘层；刻蚀部分绝缘层并在器件表面蒸镀金属膜，经剥离、退火后形成欧姆电极。
一种氮化垂直场效应制备方法

[实用新型]一种新型倒装芯片及其封装结构-CN201520105140.5有效
发明人：高凯;颜海灿 -专利权人：常州乐迪电子科技有限公司
申请日： 2015-02-13 - 公布日： 2015-06-24 - 主分类号： H01L33/38 文献下载
摘要：本实用新型提供一种新型倒装芯片及其封装结构，该倒装芯片包括透明衬底，在透明衬底上表面依次层叠有N型外延层、载流子复合层及P型外延层，所述N型外延层与P型外延层均为掺杂的氮化镓外延层。所述N型外延层下表面与所述透明衬底上表面面积相等，且所述载流子复合层上表面与所述P型外延层下表面面积相等，二者的长度均小于所述N型外延层，并与所述N型外延层形成一台阶结构；所述N型外延层一端的上表面依次层叠设有N-GaN电极和第一锡球，所述P型外延层远离N-GaN电极的一端的上表面依次层叠设有P-GaN电极和第二锡球；所述N-GaN电极和P-GaN电极的间距约为300μm。
一种新型倒装芯片及其封装结构

[发明专利]半导体结构及其制备方法-CN202080104572.8在审
发明人：向鹏;程凯 -专利权人：苏州晶湛半导体有限公司
申请日： 2020-08-24 - 公布日： 2023-06-06 - 主分类号： H01L29/778 文献下载
摘要：该半导体结构包括：衬底；依次层叠设置于所述衬底上的外延层以及外延结构；其中，所述外延层中掺杂有掺杂元素，且在形成过程中，通过在所述外延层上形成牺牲层并反复刻蚀所述牺牲层，以使所述外延层中的掺杂元素的浓度低于一预设值本申请通过在外延层上形成牺牲层并反复刻蚀牺牲层，以使外延层中的掺杂元素的浓度低于一预设值，从而防止外延层中的掺杂元素向上析出进入上层结构，保证沟道层电子的迁移率，以及提高器件的性能。
半导体结构及其制备方法

[发明专利]在晶格高度失配的衬底上外延生长半导体的方法-CN00120258.8无效
发明人：王望南;尤里·G·施莱特;尤里·T·莱班尼 -专利权人：华上光电股份有限公司
申请日： 2000-07-14 - 公布日： 2004-07-07 - 主分类号： H01L21/20 文献下载
摘要：本发明是提供一种在高度失配的蓝宝石衬底上采用具有固-液相变的过渡层外延生长半导体的方法，目的是消除生长半导体时半导体和衬底的晶格参数之间高度失配所引起的应力。此方法包括在温度低于过渡层的熔点时在蓝宝石衬底上外延生长过渡层，和在温度高于过渡层的熔点时在保护层上外延生长厚度比保护层厚度厚的外延半导体层。其特征在于外延生长过渡层之后及在外延生长半导体层之前，在温度低于过渡层的熔点时在过渡层上外延生长具有熔点高于外延生长的半导体的生长温度的保护层。
晶格高度失配衬底外延生长半导体方法

[发明专利]Ⅲ族氮化物结构及其制作方法-CN202080097533.X在审
发明人：程凯;刘慰华 -专利权人：苏州晶湛半导体有限公司
申请日： 2020-05-12 - 公布日： 2022-12-09 - 主分类号： H01L21/20 文献下载
摘要：本申请提供了一种Ⅲ族氮化物结构及其制作方法，制作方法中，先以图形化的第一掩膜层为掩膜，对第一Ⅲ族氮化物外延层刻蚀形成凹槽；再至少在凹槽的底壁形成第二掩膜层，以第二掩膜层为掩膜，对第一Ⅲ族氮化物外延层进行第一次外延生长，以横向生长形成填满凹槽的第二Ⅲ族氮化物外延层；之后对第二Ⅲ族氮化物外延层进行第二次外延生长，以在第二Ⅲ族氮化物外延层以及图形化的第一掩膜层上生长形成第三Ⅲ族氮化物外延层。由于第一Ⅲ族氮化物外延层的位错主要为在厚度方向延伸的位错，因而生长方向为横向生长的第一次外延生长可以阻断位错继续向上延伸，从而可以显著降低第二Ⅲ族氮化物外延层以及第三Ⅲ族氮化物外延层的位错密度。
氮化物结构及其制作方法

[实用新型]新型异质结雪崩光电二极管-CN201820172641.9有效
发明人：石拓 -专利权人：北京一径科技有限公司
申请日： 2018-02-01 - 公布日： 2018-08-07 - 主分类号： H01L31/107 文献下载
摘要：本实用新型公开了一种新型异质结雪崩光电二极管，包括衬底、第一外延层、第二外延层、第三外延层和第四外延层，第四外延层通过异质外延生长形成于第三外延层之上；第一外延层上形成有第一掺杂区，第一掺杂区包含第一掺杂类型掺杂；第一外延层上形成有第一电极接触区，第一电极接触区包含第一掺杂类型掺杂；第二外延层上形成有第二掺杂区，第二掺杂区包含第一掺杂类型掺杂；第三外延层顶部区域形成有制作有图形的防电场穿透保护层，制作有图形的防电场穿透保护层包含有第一掺杂剂量的第二掺杂类型掺杂；第三外延层顶部区域形成有电场穿透通孔阵列区，电场穿透通孔阵列区包含有第二掺杂剂量的第二掺杂类型掺杂。
外延层掺杂类型电场穿透掺杂区掺杂雪崩光电二极管本实用新型掺杂剂量第一电极顶部区域通孔阵列保护层接触区异质结异质外延生长探测灵敏度降低器件暗电流衬底制作

[发明专利]一种半导体器件的外延结构及其制备方法、半导体器件-CN202110296026.5在审
发明人：张晖;李仕强 -专利权人：苏州能讯高能半导体有限公司
申请日： 2021-03-19 - 公布日： 2022-09-27 - 主分类号： H01L29/06 文献下载
摘要：本发明实施例公开了一种半导体器件的外延结构及其制备方法、半导体器件，该半导体器件的外延结构包括：衬底；位于衬底一侧的外延层，外延层至少包括第一子外延层组，第一子外延层组包括层叠设置的第一子外延层和第二子外延层；第一子外延层远离衬底的一侧表面包括多个第一位错坑，第一位错坑的侧壁与第一子外延层所在平面以及第一方向均相交；第二子外延层至少覆盖第一位错坑的侧壁。本发明实施例中，第二子外延层中原本沿第一方向向上延伸的大部分位错会在第一位错坑处改变延伸方向，位错发生弯曲，从而减少沿第一方向向上延伸的大部分位错，提高外延层的均匀性，提升晶体质量及产品良率，降低成本。
一种半导体器件外延结构及其制备方法

[发明专利]一种功率半导体器件的元胞结构及其制作方法-CN202010561381.6在审
发明人：高秀秀;齐放;李诚瞻;戴小平 -专利权人：湖南国芯半导体科技有限公司
申请日： 2020-06-18 - 公布日： 2020-09-29 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种功率半导体器件的元胞结构、器件及其制作方法，其中所述元胞结构包括：位于衬底表面上的外延层，其中外延层包括设置于衬底表面自下而上的第一外延层、第二外延层、第三外延层；位于第二外延层内两端的第二导电类型埋区；位于第三外延层内两端的掺杂区，掺杂区包括设置于所述第三外延层内自下而上指定结深的第二导电类型第一基区、第二导电类型增强基区、以及第二导电类型第二基区、第一导电类型增强源区和第二导电类型增强短路区；位于外延层上表面中央栅极绝缘层，位于所述栅极绝缘层之上的多晶硅层及栅极；位于所述外延层上表面两端的源极。
一种功率半导体器件结构及其制作方法

[发明专利]半导体工艺的集成化监测方法-CN202210807145.7在审
发明人：李盼;朱红波 -专利权人：广州粤芯半导体技术有限公司
申请日： 2022-07-11 - 公布日： 2022-08-09 - 主分类号： H01L21/66 文献下载
摘要：本发明提供了一种半导体工艺的集成化监测方法，包括：提供一衬底，在衬底上执行外延层生长工艺，以在所述衬底上形成外延层，所述外延层中掺杂有第一种类型的离子；测量所述外延层的电阻率，以监测所述外延层生长工艺是否正常，若所述外延层的电阻率正常，则执行下一步，若所述外延层的电阻率异常，则停止测试；执行离子注入工艺，以将部分厚度的外延层转为反型掺杂层，所述反型掺杂层中掺杂有第二种类型的离子，所述反型掺杂层与剩余的外延层形成将三种工艺集成在同一片衬底上，节省了成本，并且外延层是单晶，监控的准确性更高。
半导体工艺集成化监测方法