“黄双武”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果151个，建议您升级VIP下载更多相关专利

[发明专利]一种碳掺杂绝缘层的制备方法、HEMT器件及其制备方法-CN202111638718.X有效
发明人：刘新科;林峰;李博;黄双武;宋利军;黎晓华 -专利权人：深圳市爱迪芯半导体有限公司
申请日： 2021-12-29 - 公布日： 2023-08-25 - 主分类号： H01L29/06 文献下载
摘要：本发明的目的是提供一种碳掺杂绝缘层的制备方法、HEMT器件及其制备方法，与现有技术相比，本发明的碳掺杂绝缘层的制备方法简洁高效，实用。等离子增强的碳离子注入增加了C的活性和均匀性。由于C进入到氮化镓的能级，从而导致形成了一层高阻区域，能够有效阻断器件的漏电，使得制备出来的碳掺杂绝缘层的漏电流大幅度下降，极大的提升了器件性能。本发明的HEMT器件具备高电阻率、高电子迁移率，低漏电流。比传统器件具有良好的电流密度和低泄漏电流，更高的器件击穿电压，具有良好导热性使器件能在较高温条件下工作。而且通过自支撑衬底材料，解决了现有的外延层晶格失配大，缺陷密度大的问题，改善了界面性能，进一步的提升了HEMT器件的性能，良品率。
一种掺杂绝缘制备方法 hemt 器件及其

[发明专利]一种带保护结构的氮化镓JFET的制备方法-CN202310532339.5在审
发明人：刘新科;月文;陈增发;黎晓华;黄双武;贺威 -专利权人：深圳大学
申请日： 2023-05-11 - 公布日： 2023-07-28 - 主分类号： H01L21/337 文献下载
摘要：本发明公开一种带保护结构的氮化镓JFET的制备方法，包括：在氮化镓一侧区域注入He离子形成第一高阻区，生长外延层；在氮化镓的另一侧区域注入镁离子制备JFET的第一P阱区和第二P阱区，在第一高阻区的区域制备保护结构中二极管的P型区；用He离子注入方式在第二P阱区和保护结构中二极管的P型区之间制备第二高阻区；在保护结构中二极管的P型区的一侧的器件表面注入He离子形成第三高阻区作为保护结构中电容极板之间的介质层，对第三高阻区的两边刻蚀形成两个凹槽；在第三高阻区的两个凹槽内沉积铜得到栅极，在第一P阱区和第二P阱区表面蒸镀金属膜制备栅极，在保护结构中二极管的P型区的表面蒸镀金属膜制备源极，在第一P阱区和第二P阱区的中间区域制备源极，在氮化镓背面蒸镀金属膜制备漏极。
一种保护结构氮化 jfet 制备方法

[发明专利]一种基于n型氮化镓的GAA-HEMT反相器的制备方法-CN202211559928.4在审
发明人：陈增发;高麟飞;蒋忠伟;黄双武;贺威;黎晓华;刘新科 -专利权人：深圳大学
申请日： 2022-12-06 - 公布日： 2023-06-23 - 主分类号： H01L21/335 文献下载
摘要：本发明公开基于n型氮化镓的GAA‑HEMT反相器的制备方法，包括：S1在GaN单晶衬底生长氧化铝，制作阻挡层刻蚀中部并沉积金属栅极；S2刻蚀栅极中部形成凹槽，沉积氧化铝，刻蚀氧化铝的中间和两边，在刻蚀区域生长GaN纳米片以及生长AlGaN纳米片后掺入Si，生长GaN纳米片掺入Mg形成p‑GaN纳米片；S3刻蚀p‑GaN纳米片使其宽度和栅极相同，在两层纳米片的厚度方向蒸镀金属膜制备源极和漏极，在器件表面生长氧化铝覆盖p‑GaN纳米片和AlGaN纳米片，沉积金属栅极覆盖氧化铝形成E‑mode GaN；S4生长氧化铝，刻蚀氧化铝中部沉积金属栅极，并按S2和S3的方式在制备GaN纳米片、AlGaN纳米片、源极和漏极，生长氧化铝覆盖AlGaN纳米片，沉积金属栅极覆盖氧化铝形成GAA结构的D‑mode GaN。
一种基于氮化 gaa hemt 反相器制备方法

[发明专利]一种化合物半导体集成电路隔离方法-CN202211600271.1在审
发明人：刘新科;钟泽;黄双武;贺威;王新中;黎晓华 -专利权人：深圳大学
申请日： 2022-12-12 - 公布日： 2023-05-30 - 主分类号： H01L21/335 文献下载
摘要：本发明实施例公开了一种化合物半导体集成电路隔离方法，包括：在衬底上规划活性区和隔离区后生长成核层，采用光刻法在活性区覆盖光刻胶掩膜，并采用物理或化学方法在隔离区沉积外延层，其中，光刻胶厚度不低于隔离区厚度，隔离区外延层与衬底均具有相同的p型导电特性；去除活性区的光刻胶露出活性区的成核层表面，并依次生长n型导电性的缓冲层、沟道层、势垒层以及p‑GaN层以使隔离区和活性区之间因半导体电性分别为p/n型形成耗尽层起到隔离作用；刻蚀p‑GaN形成栅极区，并沉积金属电极，在表面沉积电介质，进行平坦化后将电极连接形成集成电路。由于衬底上外延的p型隔离区于GaN体系的n型活性区可以形成耗尽区，增强隔离效果，实现整个外延层直至衬底区域的隔离。
一种化合物半导体集成电路隔离方法

[发明专利]一种垂直型氮化镓LED的三色芯片及制备方法-CN202310207451.1在审
发明人：刘新科;蒋忠伟;林锦沛;杨永凯;贺威;方明;黎晓华;钟泽;黄双武 -专利权人：深圳大学
申请日： 2023-02-24 - 公布日： 2023-05-09 - 主分类号： H01L33/06 文献下载
摘要：本发明公开了一种垂直型氮化镓LED的三色芯片，包括：重掺杂氮化镓自支撑衬底的正面依次沉积有n型氮化镓外延层、InGaN/GaN多量子阱有源层和p型氮化镓外延层，重掺杂氮化镓自支撑衬底的背面沉积有背面N‑type接触电极；p型氮化镓外延层的一侧区域覆盖单晶MoS2形成红光发射区，另一侧区域覆盖钙钛矿量子点薄膜形成绿光发射区域，在红光发射区和绿光发射区的中间区域沉积顶部+P‑type接触电极。本发明同质外延几乎不存在晶格失配等障碍，降低了缺陷密度，提高内量子效率；纵向垂直结构可以提高芯片空间上的使用率，提高Micro LED像素，可以大电流密度工作，降低芯片热效应；利用波长转换实现蓝光向红光、绿光的变换，很好的实现RGB三基色，避免了不同基色芯片的复杂剥离封装。
一种垂直氮化 led 三色芯片制备方法

[发明专利]一种GAAFET器件及其制备方法-CN202210067718.7有效
发明人：刘新科;高麟飞;陈增发;黄双武;宋利军;吴钧烨;黎晓华;贺威 -专利权人：深圳大学
申请日： 2022-01-20 - 公布日： 2023-04-07 - 主分类号： H01L29/778 文献下载
摘要：本发明的目的是提供一种GAAFET器件及其制备方法，本发明的GAAFET器件在现有的增强型和耗尽型GaN HEMT的结构上采用金刚石隔离且与衬底下面金刚石相连，其优势是：由于现有的增强型和耗尽型GaN HEMT集成散热晶体管导通时，两个MOS管之间采用金刚石接触，且金刚石从衬底下直到顶层电极，与传统增强型和耗尽型GaN HEMT的结构相比，更有效地散热，更长时间的正常工作，更高的输出电流密度。由于器件两侧采用离子注入，与采用刻蚀工艺结构相比，应力损伤小，形成的器件缺陷小，电学性能更好且更稳定。本发明的GAAFET器件的制备方法在提升了器件性能，提升了器件集成度，降低能耗的同时采用的都是没有任何门槛的技术手段，因此适合大规模推广和应用。
一种 gaafet 器件及其制备方法

[发明专利]基于全HVPE工艺生长的GaN结势垒肖特基二极管及其制备方法-CN202211329393.1在审
发明人：刘新科;邹苹;马正蓊;熊信柏;陈少军;黄双武;贺威;黎晓华 -专利权人：深圳大学
申请日： 2022-10-27 - 公布日： 2023-04-04 - 主分类号： H01L21/329 文献下载
摘要：本发明提供了一种基于全HVPE工艺生长的GaN结势垒肖特基二极管及其制备方法，包括：采用HVPE工艺，以液态金属镓作为Ga源，氨气为N源，SiH4为n型掺杂源，在双抛的GaN单晶自支撑衬底上生长一层n型GaN外延层；对n型GaN外延层进行光刻、曝光、显影，然后进行离子注入，形成重掺杂的P型区；去除光刻胶，在n型GaN外延层表面沉积一层SiO2帽层，然后对注入的离子进行激活处理，再将SiO2帽层去除；最后进行欧姆电极和肖特基电极制备，得到GaN结势垒肖特基二极管。本发明外延层中C杂质含量显著降低，有效提高材料的载流子迁移率；且生长速率快，适合GaN厚膜的生长；成本低，适合于工业上大规模生产。
基于 hvpe 工艺生长 gan 结势垒肖特基二极管及其制备方法

[发明专利]一种氮化镓基病毒自检自杀器件的制备方法-CN202211716065.7在审
发明人：刘新科;黄烨莹;钟泽;黄双武;贺威;王新中;张晗;朱德亮;黎晓华 -专利权人：深圳大学
申请日： 2022-12-29 - 公布日： 2023-04-04 - 主分类号： H01L21/335 文献下载
摘要：本发明实施例公开了一种氮化镓基病毒自检自杀器件的制备方法，包括：在单晶衬底上生长GaN薄膜，在GaN薄膜上生长AlN缓冲层，以及在AlN缓冲层上生长AlGaN；制作阻挡层，在Cl2/BCl3气氛下，在器件表面的漏极进行刻蚀，去除光刻胶，并在器件表面沉积p‑GaN使沉积p‑GaN得厚度与在漏极刻蚀的凹槽的深度相同，制作阻挡层，将除漏极外多余的p‑GaN刻蚀掉，对p‑GaN进行激活；在p‑GaN表面使用光刻工艺使漏极暴露，并在漏极的另一侧作为源极，在漏极和源极上蒸镀金属膜，退火，形成电极欧姆接触，在漏极和源极的中间蒸镀金属膜，并在金属膜上用互补DNA序列固定病毒探针形成栅极。通过以上方法制备的器件集成了氮化镓器件的LED‑HEMT双结构，实现病毒检测集消杀双功能，可以有效减小芯片尺寸，简化工艺流程，较好适应不同环境下的应用需求。
一种氮化病毒自检自杀器件制备方法

[发明专利]一种基于金属相二硫化钼的氮化镓PN二极管的制备方法-CN202211702762.7在审
发明人：刘新科;周杰;王敏;贺威;方明;黄双武;黎晓华;朱德亮 -专利权人：深圳大学
申请日： 2022-12-28 - 公布日： 2023-03-31 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种基于金属相二硫化钼的氮化镓PN二极管的制备方法，将GaN单晶衬底上生长Si掺杂的n‑GaN层，并在n‑GaN层上生长掺镁的p‑GaN层；在GaN单晶衬底的背面进行打磨抛光后蒸镀金属膜形成欧姆接触电极，掀金去胶后退火；利用光刻胶遮挡预设的钝化区，光刻显影后暴露钝化区，垂直向下刻蚀p‑GaN层，在器件表面形成台阶，在p‑GaN层台阶表面进行光刻，显影后露出制作的钝化区，氮气气氛下在器件表面沉积Si3N4层，利用去胶液清洗p‑GaN层台阶上的Si3N4，抛光处理；在钝化层表面制备掺杂Re的单层MoS2，掺杂后使使Re/Mo＝2/3‑7/3，以使得到的二硫化钼为金属相。利用金属相二硫化钼制作场板，器件厚度减小，便于制作超薄器件；减小了边缘处的电场聚集，提高了器件耐压，同时降低了价格。
一种基于金属二硫化钼氮化 pn 二极管制备方法

[发明专利]一种基于氮化镓单晶衬底的混维异质结光电二极管的制备方法-CN202211716039.4在审
发明人：刘新科;蒋忠伟;林锦沛;张雅婷;贺威;方明;黄双武;黎晓华 -专利权人：深圳大学
申请日： 2022-12-29 - 公布日： 2023-03-28 - 主分类号： H01L31/18 文献下载
摘要：本发明实施例公开了一种基于氮化镓单晶衬底的混维异质结光电二极管的制备方法，包括：在氮化镓单晶衬底上外延生长轻掺n型氮化镓外延层，双面抛光后清洗，吹干；采用三温区管式炉在器件表面沉积p型二维材料层MoxRe1‑xS2，旋涂光刻胶，进行掩膜曝光图案，显影去胶后暴露图案部分的二维材料，将暴露的二维材料进行刻蚀暴露出紫外吸收层并形成台阶；在单晶衬底的底部蒸镀金属膜，形成电极后退火，形成底部电极；在器件顶部表面旋涂光刻胶进行紫外掩膜曝光图案，显影去胶，暴露出顶部方形电极图案，在表面蒸镀金属膜，掀金去胶后形成顶部电极。该方法降低了反向暗电流；促进了光生载流子分离，具有高整流比和高光开光比，实现紫外到可见光宽光谱范围的探测。
一种基于氮化镓单晶衬底混维异质结光电二极管制备方法

[发明专利]一种垂直氮化镓肖特基二极管及其制备方法-CN202210045987.3有效
发明人：刘新科;黄昊;黄双武;宋利军;高麟飞;林峰;吴钧烨;黎晓华;贺威 -专利权人：深圳大学
申请日： 2022-01-14 - 公布日： 2023-03-28 - 主分类号： H01L29/872 文献下载
摘要：本发明提供一种垂直氮化镓肖特基二极管，包括衬底，沉积于衬底一侧的阴极接触电极，以及生长于衬底背离阴极接触电极一侧的氮化镓外延层，氮化镓外延层的上表面生长有绝缘层，绝缘层通过蚀刻形成有连通氮化镓外延层的金属层孔；金属层孔中制作有连接于氮化镓外延层的金属薄膜，金属薄膜包覆绝缘层并通过金属层孔与氮化镓外延层形成肖特基接触，构成金属浮动桥(FMB)，其中，氮化镓外延层表面还制备有阳极接触电极，阳极接触电极设置于绝缘层围设的中央区域。本发明制备的垂直氮化镓肖特基二极管的终端结构，将传统的场板结构与浮空金属环结构结合起来，利用简单的工艺实现了比金属环更高的击穿电压，同时避免了场板结构中额外电容的引进。
一种垂直氮化镓肖特基二极管及其制备方法

[发明专利]一种基于氮化镓的CMOS场效应晶体管及制备方法-CN202210089420.6有效
发明人：刘新科;陈增发;黄双武;宋利军;高麟飞;林峰;吴钧烨;黎晓华;贺威 -专利权人：深圳大学
申请日： 2022-01-25 - 公布日： 2023-03-21 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种基于氮化镓的CMOS场效应晶体管及制备方法，CMOS场效应晶体管包括：衬底、绝缘导热层和金属栅极，绝缘导热层和金属栅极设置于抛光面上，且绝缘导热层位于金属栅极的两侧；在金属栅极内生长有形成第一沟道的nmos纳米片和生长有形成第二沟道的pmos纳米片，nmos纳米片和pmos纳米片均为氮化镓材料，nmos纳米片和pmos纳米片的两侧均延伸至绝缘导热层内；且在nmos纳米片与金属栅极之间，以及pmos纳米片与金属栅极之间生长有栅氧化层。本发明提供的基于氮化镓的CMOS场效应晶体管，解决沟道存在高热量的问题，增强栅极对沟道的控制能力，漏电流更小，静态功耗更低，散热性更强，使得器件能保持长时间的正常工作。
一种基于氮化 cmos 场效应晶体管制备方法

[发明专利]基于全HVPE工艺二次生长的GaN结势垒肖特基二极管及其制备方法-CN202211329387.6在审
发明人：刘新科;邹苹;马正蓊;熊信柏;陈少军;黄双武;贺威;黎晓华 -专利权人：深圳大学
申请日： 2022-10-27 - 公布日： 2023-01-31 - 主分类号： H01L21/205 文献下载
摘要：本发明提供了一种基于全HVPE工艺二次生长的GaN结势垒肖特基二极管及其制备方法，包括：采用HVPE工艺，以液态金属镓作为Ga源，氨气为N源，SiH4为n型掺杂源，在双抛的GaN单晶自支撑衬底上生长一层n型GaN外延层；随后生长一层Mg离子掺杂的p‑GaN外延层，对p‑GaN外延层进行光刻、曝光、显影，然后进行刻蚀；然后去除光刻胶，在刻蚀区域进行n型GaN外延层的二次生长；最后进行欧姆电极和肖特基电极制备，得到GaN结势垒肖特基二极管。本发明外延层中C杂质含量显著降低，有效提高材料的载流子迁移率；且生长速率快，适合GaN厚膜的生长；成本低，适合于工业上大规模生产。
基于 hvpe 工艺二次生长 gan 结势垒肖特基二极管及其制备方法

[发明专利]基于全HVPE工艺生长的GaN肖特基二极管及其制备方法-CN202211330193.8在审
发明人：刘新科;邹苹;马正蓊;熊信柏;陈少军;黄双武;贺威;黎晓华 -专利权人：深圳大学
申请日： 2022-10-27 - 公布日： 2023-01-31 - 主分类号： H01L21/205 文献下载
摘要：本发明提供了一种基于全HVPE工艺生长的GaN肖特基二极管及其制备方法，包括：采用HVPE工艺，以液态金属镓作为Ga源，氨气为N源，SiH4为n型掺杂源，严格控制温度梯度，在双抛的GaN单晶自支撑衬底上生长一层n型GaN外延层；对n型GaN外延层进行光刻、曝光、显影，然后进行离子注入，形成重掺杂的P型区；去除光刻胶，进行欧姆电极和肖特基电极制备，得到GaN肖特基二极管。本发明外延层中C杂质含量显著降低，有效提高材料的载流子迁移率；且生长速率快，适合GaN厚膜的生长；成本低，适合于工业上大规模生产。
基于 hvpe 工艺生长 gan 肖特基二极管及其制备方法

[发明专利]一种存储器制造工艺及存储器-CN202210957113.5在审
发明人： 黄双武;高麟飞;刘新科 -专利权人：深圳大学
申请日： 2022-08-10 - 公布日： 2022-12-06 - 主分类号： G06K19/077 文献下载
摘要：本发明提供了一种存储器制造工艺及存储器，存储器制造工艺包括：提供具有天线的控制板；将存储芯片和元器组件焊接于控制板得到器件主体；将器件主体和供电组件固定在外壳内形成存储器；其中，控制板包括电路板和主控芯片，供电组件电连接于器件主体。由于存储器可以通过天线和电子设备无线传输数据，使得存储器不需要开设USB接口，形成非插入式U盘存储器，可以避免因USB接口损坏导致存储器不能使用，从而提升存储器的使用寿命；同时，存储芯片、元器组件以及供电组件均位于外壳内，使得存储器的密封性能较好，防水防尘，具有更高的安全性，从而进一步提升存储器的使用寿命。
一种存储器制造工艺

1
2
3
4
5
6
7
8
9
10
11
下一页»
尾页
共 151 条