[发明专利]一种抗辐射功率晶体管及其制备方法有效
| 申请号： | 202010735238.4 | 申请日： | 2020-07-28 |
| 公开（公告）号： | CN111863607B | 公开（公告）日： | 2023-05-05 |
| 发明（设计）人： | 李兴冀;杨剑群;吕钢;董善亮;李鹏伟 | 申请（专利权）人： | 哈尔滨工业大学 |
| 主分类号： | H01L21/266 | 分类号： | H01L21/266;H01L21/331;H01L29/10;H01L23/552;H01L29/735 |
| 代理公司： | 北京隆源天恒知识产权代理有限公司 11473 | 代理人： | 鲍丽伟 |
| 地址： | 150001 黑龙*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种抗辐射功率晶体管及其制备方法。所述抗辐射功率晶体管的制备方法包括：提供衬底，并在所述衬底上形成外延层，在所述外延层上形成基区；向所述基区内多次注入第一杂质粒子，在所述基区内形成具有浓度梯度的杂质注入区。本发明通过向基区内多次注入第一杂质粒子，在基区内形成具有浓度梯度的杂质注入区，通过高浓度区域阻挡载流子被复合掉，低浓度区域保证晶体管自身性能，且浓度差的形成会产生势垒，进一步影响载流子的传输过程，降低其被复合掉的几率，有效地减缓了辐射环境下复合电流的增加，减少基区损伤区域，从而提升晶体管的抗辐射能力，达到减缓晶体管辐射损伤的目的，同时又能够保证晶体管本身的性能。 | ||
| 搜索关键词： | 一种 辐射 功率 晶体管 及其 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学，未经哈尔滨工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010735238.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种抗辐射功率晶体管及其制备方法
- 下一篇：三维海浪显示方法和装置
- 同类专利
- 位错结构的形成方法-202310890175.3
- 张强强 - 上海华力集成电路制造有限公司
- 2023-07-19 - 2023-10-27 - H01L21/266
- 本发明提供一种位错结构的形成方法，所述方法包括：提供一半导体衬底；于所述半导体衬底的表面形成辅助栅极层，并对其进行图案化刻蚀形成栅极图案；以所述栅极图案为掩膜，对所述半导体衬底进行预非晶化注入以于所述半导体衬底内形成非晶化区域；去除形成所述栅极图案的所述辅助栅极层；对所述半导体衬底实施退火工艺以于所述非晶化区域内形成位错结构。通过本发明解决了现有的位错结构在22nm及以下技术节点中难以形成的问题。
- 半导体器件的制造方法及半导体器件-202311148013.9
- 马凤麟;龚柏铧;于绍欣;赵晓龙;钟鼎;杜宁乐 - 粤芯半导体技术股份有限公司
- 2023-09-07 - 2023-10-20 - H01L21/266
- 本申请公开了一种半导体器件的制造方法及半导体器件，该半导体器件的制造方法包括：提供一基底，并在基底内形成有源区和浅槽隔离结构，浅槽隔离结构围绕有源区设置，有源区包括源区和漏区，有源区的宽度为0.6um~1.5um；在基底上形成栅氧层；在栅氧层的预设区域进行离子注入，预设区域为浅槽隔离结构与有源区交界处在栅氧层上对应的位置，以在浅槽隔离结构和有源区的交界处形成P型离子注入区，P型离子注入区位于源区和漏区之间，且P型离子注入区的深度大于或等于源区和/或漏区的深度，离子注入的注入离子为铟离子。本方案可以减少半导体器件在特殊环境中的漏电问题。
- 半导体器件及其形成方法-201910172297.2
- 熊鹏;陆建刚 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2019-03-07 - 2023-09-19 - H01L21/266
- 一种半导体器件及其形成方法，方法包括：提供基底；在基底表面形成第一掩膜层，第一掩膜层内具有第一开口和第二开口；在第一掩膜层上形成第二掩膜层，第二掩膜层填充满第一开口和第二开口；在第一开口内的部分第二掩膜层中掺杂第一掺杂离子，形成第一分割掺杂掩膜层，第一分割掺杂掩膜层沿第一方向贯穿第一开口；在第二开口内的部分第二掩膜层中掺杂第二掺杂离子，形成第二分割掺杂掩膜层，第二分割掺杂掩膜层沿第一方向贯穿第二开口；形成第一分割掺杂掩膜层和第二分割掺杂掩膜层后，刻蚀去除第二掩膜层；去除第二掩膜层后，以第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层为掩膜，刻蚀基底。所述方法提高了半导体器件的性能。
- 半导体装置的制造方法-201810058342.7
- 儿玉奈绪子 - 富士电机株式会社
- 2018-01-22 - 2023-09-12 - H01L21/266
- 本发明提供防止将光致抗蚀剂膜用作掩模时的抗蚀剂图案端部的形状垮塌而减少设计余量的半导体装置的制造方法。包括：第一工序，在半导体晶片(10)的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜(31)；第二工序，在光致抗蚀剂膜(31)转印形成第一开口部的第一掩模图案(32a)；第三工序，在光致抗蚀剂膜转印形成位置与第一开口部的位置不同的第二开口部的第二掩模图案(32b)；第四工序，基于第一掩模图案(32a)以及第二掩模图案选择性地除去光致抗蚀剂膜(31)，形成具有光致抗蚀剂膜的第一开口部以及第二开口部的抗蚀剂掩模；第五工序，将抗蚀剂掩模(31)作为掩模，以离子注入的方式将杂质注入半导体晶片(10)。
- 一种半导体器件及其制作方法-202310954391.X
- 李大龙;杨光宇;吕方栋 - 通威微电子有限公司
- 2023-08-01 - 2023-09-05 - H01L21/266
- 本申请提供了一种半导体器件及其制作方法，涉及半导体技术领域。首先提供一外延层，接着基于外延层沉积第一掩膜层，对第一掩膜层进行处理，以形成表面为弧形的第一掩膜层，并在第一掩膜层上形成注入区，其中，注入区露出外延层的表面，再基于注入区进行第一类型离子注入，以在外延层中形成第一类型阱区，接着沿第一掩膜层的表面制作第二掩膜层，其中，第二掩膜层的侧壁与外延层的表面垂直，最后基于注入区进行第二类型离子注入，以在第一类型阱区中形成第二类型掺杂区。本申请提供的半导体器件及其制作方法具有沟槽掺杂浓度更加均匀，器件导通性能更好的优点。
- 半导体器件的制作方法以及半导体器件-202310542251.1
- 陈婉露;许春龙;孟娟 - 合肥晶合集成电路股份有限公司
- 2023-05-15 - 2023-06-23 - H01L21/266
- 本申请提供了一种半导体器件的制作方法以及半导体器件，该方法包括：提供基底，基底包括层叠的衬底以及外延层；对外延层中的两个预定区域分别进行多次第一离子注入，以在预定区域中形成沿着基底厚度方向层叠的多个注入区域，距离衬底最远的注入区域的远离衬底的表面与外延层的远离衬底的表面齐平，两个预定区域间隔设置，多次第一离子注入满足以下条件：注入剂量逐渐增大、注入角度逐渐减小以及注入能量逐渐降低，注入角度用于表征注入方向与基底法线的夹角。注入区域的边缘电离率增加，导致热载流子效应较弱，解决了现有技术中由于热载流子效应导致器件的寿命较短的问题，保证了半导体器件的寿命较长，保证了半导体器件的性能较好。
- 一种多P场注入的半导体芯片及其制备方法-202310253072.6
- 王克丞 - 深圳奥简科技有限公司
- 2023-03-16 - 2023-06-09 - H01L21/266
- 本发明公开了一种多P场注入的半导体芯片的制备方法及其制备的半导体芯片，包括如下步骤：在半导体基片上形成光罩；进行P场注入，P场注入包括：使用一个独立的光罩作为掩膜，在第一有源区和场氧化区的预定位置中的P场隔离区进行P场注入，在半导体器件的第一有源区中形成第一P场注入区，不同半导体器件的第一P场注入区的厚度不同。本发明仅使用一种P场注入强度，使得整个P场注入过程中的均一性和稳定性更高，整个P场注入的光罩数量明显降低，对于不同的器件和器件之间的P场隔离区，不同位置的P场注入区能够同时制备，扩宽了P场注入区的使用范围和功能范围，扩大了本发明的制备方法及其器件适用场合。
- 一种半导体器件及其制造方法和电子装置-202310326758.3
- 顾学强;李勇;赵亮亮 - 中芯先锋集成电路制造（绍兴）有限公司
- 2023-03-28 - 2023-06-02 - H01L21/266
- 本发明提供一种半导体器件及其制造方法和电子装置，制造方法包括提供半导体基底；在半导体基底上形成图案化的第一掩膜层，第一掩膜层的内部开口间隔具有第一宽度；以第一掩膜层为掩膜对半导体基底进行第一离子注入以形成具有第一深度的第一离子注入区；对第一掩膜层进行处理以形成第二掩膜层，第二掩膜层的内部开口间隔具有第二宽度，第二宽度小于第一宽度；以第二掩膜层为掩膜对半导体基底进行第二离子注入以形成具有第二深度的第二离子注入区；去除第二掩膜层；进行热退火推阱处理，以形成位于半导体基底中的埋层。本发明提供在不增加掩膜层数的前提下，提升埋层和基底之间击穿电压，同时保证埋层之间穿通电压的方法。
- 一种抗单粒子烧毁的大功率晶体管及其制作方法-202010735726.5
- 李兴冀;杨剑群;应涛;李伟奇;吕钢 - 哈尔滨工业大学
- 2020-07-28 - 2023-05-19 - H01L21/266
- 本发明提供了一种抗单粒子烧毁的大功率晶体管及其制备方法。所述大功率晶体管的制备方法包括：提供衬底，并在所述衬底上形成外延层；对所述外延层进行氧化处理和光刻处理，形成注入窗口；通过所述注入窗口对所述外延层进行多次重金属离子注入，且后一次注入所述重金属离子形成的离子注入区位于前一次注入所述重金属离子形成的离子注入区的上方。本发明通过对外延层进行多次重金属离子注入，增加外延层辐射诱导电子空穴对的复合率，减少在高电场下电荷的收集效率，提升晶体管的抗单粒子烧毁能力，同时还能够保证晶体管本身的高性能指标。另外，本发明与常规的晶体管的制备方法工艺上兼容，步骤简单，易于操作。
- 一种离子注入方法-202310081725.7
- 梁肖 - 上海华虹宏力半导体制造有限公司
- 2023-01-31 - 2023-05-09 - H01L21/266
- 本发明提供了一种离子注入方法，包括以下步骤：提供器件结构，在所述器件结构上形成图案化光阻层，所述图案化光阻层暴露所述器件结构的待注入区域；对所述图案化光阻层进行第一步离子注入使其释放杂质气体；以所述图案化光阻层为掩膜，对所述待注入区域进行第二步离子注入。本发明提供的离子注入方法，通过第一步离子注入，使光阻层释放气体；在后续的对待注入区域进行第二步离子注入形成预期的掺杂层时，光阻层将不再因产生杂质气体而对预期的掺杂层产生影响，从而确保了预期的掺杂层的良率和质量，提高了离子注入工艺的品质。
- 一种抗辐射功率晶体管及其制备方法-202010735237.X
- 李兴冀;杨剑群;李鹏伟;董善亮 - 哈尔滨工业大学
- 2020-07-28 - 2023-05-05 - H01L21/266
- 本发明提供了一种抗辐射功率晶体管及其制备方法。所述制备方法包括：提供衬底，并在所述衬底上形成外延层；向所述外延层内注入碳离子，以在所述外延层底部形成碳离子注入层；在所述外延层顶部两侧形成基区，并向所述基区内多次注入第一杂质粒子，在所述基区内形成具有浓度梯度的杂质注入区。本发明通过碳离子注入层可形成有效的抗辐射隔离区，并形成碳氧/碳碳络合物及碳化硅结构层等，有助于提升晶体管抗辐射能力。同时，通过高浓度区域阻挡载流子被复合掉，低浓度区域保证晶体管自身性能，且浓度梯度的形成会产生势垒，进一步影响载流子的传输过程，减少基区损伤区域，提升晶体管的抗辐射能力，同时又能够保证晶体管本身的性能。
- 一种抗辐射功率晶体管及其制备方法-202010735238.4
- 李兴冀;杨剑群;吕钢;董善亮;李鹏伟 - 哈尔滨工业大学
- 2020-07-28 - 2023-05-05 - H01L21/266
- 本发明提供了一种抗辐射功率晶体管及其制备方法。所述抗辐射功率晶体管的制备方法包括：提供衬底，并在所述衬底上形成外延层，在所述外延层上形成基区；向所述基区内多次注入第一杂质粒子，在所述基区内形成具有浓度梯度的杂质注入区。本发明通过向基区内多次注入第一杂质粒子，在基区内形成具有浓度梯度的杂质注入区，通过高浓度区域阻挡载流子被复合掉，低浓度区域保证晶体管自身性能，且浓度差的形成会产生势垒，进一步影响载流子的传输过程，降低其被复合掉的几率，有效地减缓了辐射环境下复合电流的增加，减少基区损伤区域，从而提升晶体管的抗辐射能力，达到减缓晶体管辐射损伤的目的，同时又能够保证晶体管本身的性能。
- 沟槽型MOS器件的制造方法-202211143099.1
- 袁家贵;何云;丛茂杰 - 中芯越州集成电路制造（绍兴）有限公司
- 2022-09-20 - 2023-04-28 - H01L21/266
- 本发明提供了一种沟槽型MOS器件的制造方法，采用碳膜层和氮氧化硅层作为硬掩膜层，所述碳膜层和所述氮氧化硅层具有很高的刻蚀选择比，由此，可以采用较薄的氮氧化硅层，以形成小尺寸的开口用以执行离子注入工艺并且还易于控制所形成的开口的形貌，从而能够将有源区注入结构的尺寸降下来，并进而可以减小整个MOS器件的尺寸。
- 成像装置、成像系统、移动体以及用于制造成像装置的方法-201810610437.5
- 小林昌弘;关根宽;大贯裕介;小泉彻 - 佳能株式会社
- 2018-06-14 - 2023-04-28 - H01L21/266
- 公开了成像装置、成像系统、移动体以及用于制造成像装置的方法。成像装置包括：第一导电类型的光电转换单元；第一导电类型的电荷保持单元，电荷保持单元被配置为保持从光电转换单元传输的电荷；第一导电类型的浮置扩散单元，浮置扩散单元被配置为接收从电荷保持单元传输的电荷；第二导电类型的击穿防止层，击穿防止层被设置在电荷保持单元和浮置扩散单元之间以接触浮置扩散单元；以及第一导电类型的传输辅助层，传输辅助层被设置在击穿防止层和半导体基板的表面之间。
- 一种半导体结构的形成方法以及半导体结构-202111202134.8
- 罗清 - 长鑫存储技术有限公司
- 2021-10-15 - 2023-04-18 - H01L21/266
- 本申请实施例公开了一种半导体结构的形成方法以及半导体结构，其中，所述方法包括：提供衬底，所述衬底上形成有栅极结构；形成覆盖所述栅极结构侧壁的第一侧墙；所述第一侧墙在平行于所述衬底平面的方向上具有第一预设厚度；对暴露于所述第一侧墙的所述栅极结构两侧的所述衬底进行第一次离子注入；去除部分所述第一侧墙，形成第二侧墙；所述第二侧墙在平行于所述衬底平面的方向上具有第二预设厚度；对所述栅极结构两侧的所述衬底进行第二次离子注入，其中，所述第一次离子注入与所述第二次离子注入的掺杂类型相反。
- 一种半导体器件制作方法-202310188862.0
- 李大龙;罗鸿;刘益丽 - 通威微电子有限公司
- 2023-03-02 - 2023-03-28 - H01L21/266
- 本申请提供了一种半导体器件制作方法，涉及半导体技术领域。首先提供一外延层，接着基于外延层沉积掩膜层，然后对掩膜层进行刻蚀，并在掩膜层上形成注入区，其中，注入区露出外延层的表面，再基于注入区进行第一类型离子注入，以在外延层中形成第一类型阱区，之后沿掩膜层的侧壁位置制作朝向中间位置延伸且宽度相等的掩蔽层，最后基于注入区进行第二类型离子注入，以在第一类型阱区中形成第二类型掺杂区。本申请提供的半导体器件制作方法具有节约了工艺成本、沟道长度一致性好，器件电性能更加稳定均匀的优点。
- 一种高能离子注入方法与半导体器件-202310079397.7
- 杨光宇 - 通威微电子有限公司
- 2023-02-08 - 2023-03-14 - H01L21/266
- 本申请提供了一种高能离子注入方法与半导体器件，涉及半导体技术领域。首先提供一外延层，再基于外延层依次制作保护层、第一掩膜层以及第二掩膜层；其中，第一掩膜层与保护层、第二掩膜层的制作材料不同，且第一掩膜层与第二掩膜层的厚度大于保护层的厚度，然后依次对第二掩膜层、第一掩膜层刻蚀，以形成注入沟槽；其中，注入沟槽露出保护层的表面，最后基于注入沟槽对外延层进行高能离子注入。本申请提供的高能离子注入方法与半导体器件具有提升了沟槽氧化层的均匀性的优点。
- 掩模板、闪存存储器及其制造方法-202010695582.5
- 汤志林;王卉;付永琴;曹子贵 - 上海华虹宏力半导体制造有限公司
- 2020-07-17 - 2023-02-03 - H01L21/266
- 本发明提供一种掩模板、闪存存储器及其制造方法，本发明的掩模板包括依次交替设置的透过区和第一掩模结构，该掩模板应用在闪存存储器的制造方法中的离子注入工艺以形成漏极区，通过第一遮挡结构对至少位于该漏极区侧边的字线进行掩模，以防止离子穿透字线造成字线漏电，减少所制造出的闪存存储器出现编程串扰失效的次数和程度，以提升闪存存储器的性能。
- 制造半导体器件的方法-201710555980.5
- 齐藤博和;萩原琢也 - 瑞萨电子株式会社
- 2017-07-10 - 2022-12-30 - H01L21/266
- 本发明涉及一种制造半导体器件的方法。在制造半导体器件的方法中，实现检查图案的检测精度的改进。制造半导体器件的方法包括在检查图案形成区中形成参考图案的步骤，在半导体衬底上形成第一掩模层，同时在检查图案形成区中形成第一检查图案的步骤，以及相对于参考图案测量第一检查图案的第一未对准量的步骤。制造半导体器件的方法还包括将离子利用第一掩模层注入半导体衬底的步骤，去除第一掩模层以及第一检查图案且随后在半导体衬底上形成第二掩模层，同时在检查图案形成区中形成第二检查图案的步骤，以及相对于参考图案测量第二检查图案的第二未对准量的步骤。在平面图中，第二检查图案大于第一检查图案且覆盖形成第一检查图案的整个区域。
- 一种功率芯片终结区的制备方法及功率芯片的制备方法-202210864614.9
- 杨绍明;张庆雷;王波 - 上海林众电子科技有限公司
- 2022-07-21 - 2022-12-13 - H01L21/266
- 本发明提供一种功率芯片终结区的制备及功率芯片的制备方法，终结区的制备方法包括以下步骤：提供一N型衬底；于所述N型衬底上形成一P+接地环；在所述N型衬底对应终结区位置对应形成一场氧化层；在未形成所述场氧化层位置依次形成P型环，所述P型环之间保持间隔设置。其技术方案的有益效果在于，P+接地环决定边角的第一个电场强度,可藉由第一个P型环P+接地环来调整的电场强度,可减少器件的对于满足崩溃电压增加场版结构带来的成本上升问题。
- 半导体器件及其制作方法-202211341586.9
- 陈涛;钱坤;尹记红;朱梦媚 - 合肥晶合集成电路股份有限公司
- 2022-10-31 - 2022-11-29 - H01L21/266
- 本发明提供了一种半导体器件及其制作方法，所述方法包括：提供一衬底，所述衬底上形成有顶层金属层；在所述顶层金属层上形成钝化层，所述钝化层包含依次层叠的第一氧化物层、氮化物层与第二氧化物层。本发明通过将钝化层设置为氧化物、氮化物与氧化物三层层叠的结构来减小所述钝化层的应力，从而提高所述钝化层抵抗外界应力的能力，以避免所述顶层金属层变厚时在所述钝化层中产生裂纹，从而提高产品的可靠性。
- 半导体器件及其制作方法-202211322530.9
- 陈涛;钱坤 - 合肥晶合集成电路股份有限公司
- 2022-10-27 - 2022-11-25 - H01L21/266
- 本发明提供了一种半导体器件及其制作方法，所述方法包括：提供一衬底，所述衬底上形成有绝缘层，所述绝缘层内形成有暴露所述衬底的开口；在所述开口内填充钨金属，所述钨金属内残留有氟；进行快速热处理，使所述氟从所述钨金属内挥发出来。本发明通过进行快速热处理，使氟从所述钨金属内挥发出来，从而减小或消除了所述钨金属中的氟残留，避免了氟残留造成的器件失效等问题，并且降低了开口内钨金属的阻值，提高了器件的性能。
- 一种背面变掺杂结构的场截止IGBT芯片制作方法-202210857358.0
- 刘坤;刘杰 - 深圳芯能半导体技术有限公司
- 2022-07-21 - 2022-11-18 - H01L21/266
- 本发明提供了一种背面变掺杂结构的场截止IGBT芯片制作方法，该方法包括：晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，通过注入P型掺杂离子形成第一P型掺杂区和第二P型掺杂区，其中所述第一P型掺杂区的掺杂浓度大于第二P型掺杂区的掺杂浓度。本发明通过使用光刻胶作为掩膜，阻挡部分芯片终端区域和过渡区域的背面掺杂离子注入剂量，使得终端区域和过渡区域的背面阳极掺杂浓度要低于元胞区的阳极掺杂浓度，使得IGBT器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。
- 一种半导体衬底的制备方法-202110034385.3
- 欧欣;伊艾伦;游天桂 - 中国科学院上海微系统与信息技术研究所
- 2021-01-11 - 2022-11-08 - H01L21/266
- 本发明涉及半导体技术领域，特别涉及一种半导体衬底的制备方法。该半导体衬底的制备方法包括以下步骤：提供一碳化硅晶圆，该碳化硅晶圆为重掺杂晶圆；在该碳化硅晶圆的第一表面上形成二氧化硅保护层；从该第一表面对该碳化硅晶圆进行离子注入，得到第一衬底；去除该第一衬底上的二氧化硅保护层，得到第二衬底；对该第二衬底进行退火处理，得到该半导体衬底。使用本申请提供的制备碳化硅衬底的制备方法具有制造成本低的优点。
- 半导体器件结构及其制备方法-202210789376.X
- 吕政;宋洵奕;黄志森 - 矽力杰半导体技术（杭州）有限公司
- 2022-07-05 - 2022-10-21 - H01L21/266
- 本发明提供一种半导体器件结构及其制备方法，制备方法包括：在半导体衬底的第一区域和第二区域上形成第一栅介质层和第二栅介质层；形成导电层；形成阻挡层；图形化阻挡层以形成阻挡图形；刻蚀导电层，以同时形成第一栅极和第二栅极；形成光刻图形，具有注入窗口，注入窗口显露第一区域的阱注入区域及第一栅极上的部分阻挡图形；以光刻图形和显露的阻挡图形作为掩膜，通过离子注入在阱注入区域形成阱区。在器件设计时，本发明的多晶硅栅极的厚度可以依据高密度器件部分进行设计，第一栅极和第二栅极同步形成，并同时可以实现功率器件阱区的自对准注入，从而使得功率器件可以集成纳米级别的高密度器件。本发明的制备方法可以有效简化工艺，降低工艺成本，提升制造良率。
- 对基底进行离子注入的方法-201610762277.7
- 黄永发;白源吉 - 联芯集成电路制造(厦门)有限公司;联华电子股份有限公司
- 2016-08-30 - 2022-10-14 - H01L21/266
- 本发明公开一种对基底进行离子注入的方法，首先，提供一基底，接着形成一材料层于该基底上，其中该材料层的厚度介于100埃至200埃之间，然后形成一图案化光致抗蚀剂层于该材料层上，以及对该基底进行一离子注入步骤。
- 用于RC-IGBT离子注入的掩膜结构以及其制作方法-202210790583.7
- 谢梓翔;李春艳;廖勇波 - 珠海格力电器股份有限公司;珠海零边界集成电路有限公司
- 2022-07-06 - 2022-09-30 - H01L21/266
- 本申请提供了一种用于RC‑IGBT离子注入的掩膜结构以及其制作方法。用于RC‑IGBT离子注入的掩膜结构包括本体层和开设在本体层的多个开口，任意两个相邻的开口的中心点之间的间距相等。本方案中，通过将RC‑IGBT离子注入的掩膜结构的开口设计成均匀分布排列，使得各个开口之间的区域可以承担引导区的作用，不需要额外的引导区，因此，RC‑IGBT离子注入的掩膜结构不需要与RC‑IGBT的正面结构进行对准，从而该掩膜结构不受芯片面积的约束，可在多种面积IGBT的使用，进而解决现有技术中RC‑IGBT离子注入的掩膜结构不能适用不同面积的芯片的问题。
- 半导体装置的制造方法-202210268777.0
- 西康一;曾根田真也;小西和也 - 三菱电机株式会社
- 2022-03-18 - 2022-09-30 - H01L21/266
- 本发明的目的在于针对具有沟槽型MOS栅极构造的半导体装置，削减用于形成杂质层的掩模数量并且减小杂质层的分布的波动。半导体装置的制造方法具有：工序(b)，使用第1掩模注入p型杂质离子，在有源区域(10)处的漂移层(1)的第1主面(S1)侧形成基极层(15)；工序(c)，使用第1掩模注入n型杂质离子，在基极层(15)的第1主面(S1)侧形成发射极层(13)；工序(d)，在工序(b)及(c)后形成沟槽(11c)；工序(e)，在沟槽(11c)内隔着栅极绝缘膜(11b)埋入栅极电极(11a)；工序(g)，使用第2掩模(61)注入高剂量的p型杂质离子，将发射极层(13)的一部分变换为第1接触层(14a)。
- 掩膜板制作方法和掩膜板-202110670150.3
- 齐英旭;卓林海;王亚;郭宏伟;田斌 - 云谷（固安）科技有限公司
- 2021-06-17 - 2022-09-23 - H01L21/266
- 本申请提供的掩膜板制作方法和掩膜板，涉及掩膜板制作技术领域。在本申请中，首先，制作具有掩膜图形和堤坝结构的预制图形板，其中，预制图形板包括掩膜区域和非掩膜区域，掩膜图形位于掩膜区域内，堤坝结构位于非掩膜区域内。其次，将堤坝结构所在位置作为焊接位置，并基于焊接位置将预制图形板焊接于边框结构，得到包括预制图形板和边框结构的掩膜板，其中，堤坝结构用于增加将预制图形板焊接于边框结构之后在第一方向上具有的残留应力的受力面积，第一方向为从堤坝结构到边框结构的方向。基于上述方法，可以改善基于现有的掩膜板制作技术制作形成的掩膜板的使用寿命较低的问题。
- 半导体结构及其形成方法-201811523009.5
- 时贺光 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-12-13 - 2022-09-20 - H01L21/266
- 一种半导体结构及其形成方法，其中形成方法包括：提供基底；在所述基底表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，进行离子注入工艺，在所述基底内掺入离子；所述离子注入工艺之后，以第一处理物对所述光刻胶层的材料进行改性处理，所述第一处理物为碱性。所述形成方法能够有效减小光刻胶层的收缩。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
