“付永琴”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果25个，建议您升级VIP下载更多相关专利

[发明专利]一种测试结构及半导体器件-CN202010171415.0有效
发明人：汤志林;王卉;付永琴 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-03-12 - 公布日： 2023-08-11 - 主分类号： H01L29/06 文献下载
摘要：本发明提供的一种测试结构及半导体器件，所述测试结构包括第一掺杂类型区和第二掺杂类型区，所述第一掺杂类型区包括至少一个掺杂深度的子区域，每个子区域具有至少一个第一有源区；所述第二掺杂类型区，包括至少一个掺杂深度的子区域，每个子区域具有至少一个第二有源区；所述第一掺杂类型区和所述第二掺杂类型区相邻设置，所述第一有源区和第二有源区串联，形成串联电路，并通过所述串联电路检测所述测试结构的电流。本发明通过将所述第一有源区和第二有源区集中设置在测试结构中，可以快速及时的监测出有源区电流短路的问题，还可以节约测试结构的面积。
一种测试结构半导体器件

[发明专利]测试位线异常的版图、测试方法及光掩模的制作方法-CN202310324850.6在审
发明人：汤志林;付永琴;王卉;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-03-29 - 公布日： 2023-07-14 - 主分类号： G03F1/00 文献下载
摘要：本发明提供了测试位线异常的版图、测试方法及光掩模的制作方法，测试位线异常的版图包括第一测试版图和第二测试版图，所述第一测试版图用于测试所述位线第一方向的异常，所述第二测试版图用于测试所述位线第二方向的异常，所述第一测试版图和所述第二测试版图均包括有源区图案、位线图案和栅极图案，所述位线图案的投影在所述有源区图案的投影内，所述第一测试版图中所述有源区图案和所述栅极图案呈相互平行设置，所述第二测试版图中所述有源区图案和所述栅极图案呈相互垂直设置。通过第一测试版图测试位线第一方向的异常，第二测试版图测试位线第二方向的异常，从而准确定位位线异常的具体位置，更加有效地监测生产线异常情况。
测试异常版图方法光掩模制作方法

[发明专利]闪存器件及其制备方法-CN202310046121.9在审
发明人：汤志林;付永琴;王卉;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-01-31 - 公布日： 2023-05-09 - 主分类号： H10B41/00 文献下载
摘要：本发明提供了一种闪存器件及其制备方法，应用于半导体技术领域。在本发明提供的闪存器件的制备方法中，其是先增厚覆盖在浮栅层上的浮栅介质层的厚度，之后在对其进行研磨工艺，实现先通过保证与后续形成的浮栅侧墙FGSP1高度一致的浮栅介质层的厚度符合设计要求，即先消除由于浮栅介质层的高度差所造成的浮栅侧墙FGSP1的高度下降的问题，然后再在凹槽中填充源极材料层之后，先对其进行研磨然后在对其进行回刻蚀，从而保证了即使在源极材料层的研磨时间较长也不会造成浮栅侧墙FGSP1的高度下降所最终引起的分栅快闪存储器编程串扰失效的问题。
闪存器件及其制备方法

[发明专利]分栅快闪存储器及其制备方法-CN202310139151.4在审
发明人：汤志林;付永琴;王卉;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-02-21 - 公布日： 2023-05-02 - 主分类号： H10B41/30 文献下载
摘要：本发明提供了一种分栅快闪存储器及其制备方法，应用于半导体技术领域。具体的，通过离子注入工艺在位于源线、浮栅下方的有源区内形成用于调整分栅快闪存储器的开启电压或阈值电压的离子注入工艺的角度进行修改，即，从现有技术中的垂直注入调整为倾斜30°角度的注入，进而使在浮栅与字线之间的区域P型注入离子的浓度增加，实现了在提高势垒的同时，改变浮栅下方和字线下方之间形成的离子注入区域存在的空隙现象，最终实现了解决现有的分栅快闪存储器中由于其字线下方沟道关断能力比较弱，而导致的分栅快闪存储器在尺寸缩小的时候，其存储位的字线在无电压或者小电压的情况下发生的漏电，所造成的分栅快闪存储器发生编程串扰失效的技术问题的目的。
分栅快闪存及其制备方法

[发明专利]一种电容器及其制造方法-CN202010872432.7有效
发明人：汤志林;王卉;付永琴 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-08-26 - 公布日： 2023-04-18 - 主分类号： H10N97/00 文献下载
摘要：本发明提供一种电容器及其制造方法，包括：在一衬底上形成绝缘凸台结构；形成覆盖衬底和绝缘凸台结构的第一多晶硅层；依次形成介质层和第二多晶硅层，并露出位于衬底上的部分第一多晶硅层；形成覆盖第一多晶硅层和第二多晶硅层的介电层；在介电层中形成第一金属插塞和第二金属插塞以分别连通第一多晶硅层和第二多晶硅层。由于在衬底上设置了绝缘凸台结构，且第一多晶硅层覆盖衬底和绝缘凸台结构，使得在单位衬底面积上，增加了第一多晶硅层的面积，进而在形成电容器后增加了电容器的电容量。解决了在不增加电容器面积的基础上如何提高电容器的电容量的问题。
一种电容器及其制造方法

[发明专利]掩模板、闪存存储器及其制造方法-CN202010695582.5有效
发明人：汤志林;王卉;付永琴;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-07-17 - 公布日： 2023-02-03 - 主分类号： H01L21/266 文献下载
摘要：本发明提供一种掩模板、闪存存储器及其制造方法，本发明的掩模板包括依次交替设置的透过区和第一掩模结构，该掩模板应用在闪存存储器的制造方法中的离子注入工艺以形成漏极区，通过第一遮挡结构对至少位于该漏极区侧边的字线进行掩模，以防止离子穿透字线造成字线漏电，减少所制造出的闪存存储器出现编程串扰失效的次数和程度，以提升闪存存储器的性能。
模板闪存存储器及其制造方法

[发明专利]闪存器件及其制备方法-CN202211320054.7在审
发明人：汤志林;付永琴;王卉;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-10-26 - 公布日： 2022-12-09 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供了一种闪存器件及其制备方法，应用于半导体技术领域。在本发明提供的闪存器件的制备方法中，其通过在形成位于字线侧壁上的栅极侧墙的工艺步骤之后，添加一热处理工艺，以靠近所述栅极侧墙的字线顶面的部分厚度的导电材料转换成绝缘材料，从而避免后续形成在该字线顶面其他部位的金属硅化物层与分栅快闪存储器的金属插塞之间发生短路，引起分栅快闪存储器失效的问题。
闪存器件及其制备方法

[发明专利]一种分栅快闪存储器的制备方法-CN202211064569.5在审
发明人：汤志林;梁海林;付永琴;王卉;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-08-31 - 公布日： 2022-11-29 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供了一种分栅快闪存储器的制备方法，包括：提供衬底，在衬底上形成两个对称设置的浮栅层及位于两个浮栅层之间的源线层；在浮栅层外侧的衬底上依次形成第一氧化层及字线材料层，字线材料层覆盖第一氧化层；除去部分字线材料层，剩余的字线材料层构成字线层，第一氧化层未被字线层覆盖的部分构成阻挡层，第一氧化层被字线层覆盖的部分构成遂穿氧化层；采用湿法刻蚀工艺减薄所述阻挡层的至少部分厚度，以减小侧向侵蚀在阻挡层内形成的缺口，进而有效减少阻挡层内的缺口对介质层及插塞的不良影响，避免所述缺口导致的插塞填充不良甚至丢失，提高所述分栅快闪存储器的良率。
一种分栅快闪存制备方法

[发明专利]一种快闪存储器及其制备方法-CN202211049785.2在审
发明人：汤志林;付永琴;王卉;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-08-30 - 公布日： 2022-11-18 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供了一种快闪存储器及其制备方法，包括：衬底，所述衬底内具有若干沿第一方向延伸且沿第二方向分布的浅沟槽隔离结构；掺杂区，位于每个所述浅沟槽隔离结构两侧的所述衬底内，所述掺杂区的导电类型与所述衬底的导电类型相同，且所述掺杂区的离子浓度大于所述衬底的离子浓度；若干栅极结构，沿所述第二方向延伸并沿所述第一方向分布在所述衬底上。利用所述掺杂区在所述衬底内形成一个较大的势垒，阻挡所述浅沟槽隔离结构边缘缺口处寄生MOS管引起的漏电流进入所述衬底内，进而避免漏电流引起的快闪存储器编程串扰及失效。
一种闪存及其制备方法

[发明专利]测试结构及其制造方法、测试方法-CN202210764922.4在审
发明人：汤志林;梁海林;付永琴;王卉;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-06-29 - 公布日： 2022-09-27 - 主分类号： H01L23/544 文献下载
摘要：本发明提供一种测试结构及其制造方法、测试方法，所述测试结构包括第一子测试模块及第二子测试模块，第一子测试模块包括第一字线、第一有源区、第一接触柱以及第一金属线，第一有源区沿第一方向延伸，利用第一金属线沿第一方向电性串联连接第一有源区；第二子测试模块包括第二字线、第二有源区、第二接触柱以及第二金属线，第二有源区沿第二方向延伸，利用第二金属线沿第二方向电性串联连接第二有源区。本发明中，通过第一子测试模块模拟存储器件的位线沿第一方向的连接状况，通过第二子测试模块模拟存储器件的位线沿第二方向的连接状况，利用监控电阻以达到快速且有效监控存储器件的位线的目的。
测试结构及其制造方法

[发明专利]一种PPM电容器及其制备方法-CN202111561856.2在审
发明人：汤志林;王卉;付永琴;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-12-16 - 公布日： 2022-04-12 - 主分类号： H01L49/02 文献下载
摘要：本发明提供一种PPM电容器及其制备方法，包括：衬底，所述衬底上形成有支撑层；PIP电容结构，包括第一极板、第一介电层及第二极板，所述第一极板位于所述衬底上并包裹所述支撑层以使所述第一极板呈凸字形，所述第一介电层及所述第二极板依次位于所述第一极板的凸顶面上；第二介电层，位于所述第二极板上且覆盖所述第二极板的部分顶面；第三极板，位于所述第二介电层上。通过增加所述第三极板，使所述第三极板与所述第二极板形成的电容与所述PIP电容结构并联，在不增加电容器尺寸的前提下增加所述电容器的电容值。
一种 ppm 电容器及其制备方法

[发明专利]PIP电容及形成方法-CN202110961310.X在审
发明人：汤志林;王卉;付永琴;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-08-20 - 公布日： 2021-11-19 - 主分类号： H01L49/02 文献下载
摘要：本发明提供了一种PIP电容及形成方法，包括：提供衬底，衬底包括CELL区和PIP区；在PIP区的衬底内形成浅沟槽隔离结构；在CELL区的衬底上使用栅极结构的光罩形成多个间隔的栅极结构的同时，在浅沟槽隔离结构上使用栅极结构的光罩形成多个间隔的伪栅极结构，多个伪栅极结构之间露出浅沟槽隔离结构的表面，伪栅极结构的纵截面呈方形；在伪栅极结构上依次形成均呈正弦波形状的字线多晶硅和绝缘层；在绝缘层上形成栅极多晶硅。本发明的绝缘层为高低起伏的正弦波形状，增加了字线多晶硅和栅极多晶硅之间的相对面积，从而增加了PIP电容的电容值。并且，因为伪栅极结构是和栅极结构同时形成，不用采用额外的光罩和工艺步骤。
pip 电容形成方法

[发明专利]一种PIP电容及其制作方法-CN202110547519.1在审
发明人：汤志林;王卉;付永琴;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-05-19 - 公布日： 2021-08-17 - 主分类号： H01L49/02 文献下载
摘要：本发明提供了一种PIP电容的制作方法，包括：提供一衬底，所述衬底分为存储区、逻辑区和PIP电容区，在PIP电容区的所述衬底上形成有沟槽隔离结构；形成第一多晶硅层，所述第一多晶硅层覆盖所述衬底的存储区、逻辑区和PIP电容区的所述沟槽隔离结构；刻蚀所述逻辑区和PIP电容区的第一多晶硅层，在所述PIP电容区形成条状的下极板或者台阶状的下极板；形成绝缘介质层，所述绝缘介质层覆盖所述条状的下极板或者台阶状的下极板；形成第二多晶硅层，所述第二多晶硅层覆盖所述绝缘介质层，在所述PIP电容区形成上极板，所述下极板与所述绝缘介质层、所述上极板形成PIP电容。增大了上极板、下极板和绝缘介质层的电容面积，从而提高了PIP的电容容量。
一种 pip 电容及其制作方法

[发明专利]分栅快闪存储器及其制造方法-CN202110547515.3在审
发明人：汤志林;车俐佳;王卉;付永琴;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-05-19 - 公布日： 2021-08-13 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种分栅快闪存储器的制造方法，包括提供一衬底；在所述衬底上形成浮栅层，所述浮栅层具有一开口，所述开口暴露出部分所述衬底；执行刻蚀工艺，以在所述开口内的所述衬底中形成凹槽；对所述凹槽进行圆角处理，形成圆角化的凹槽；在所述圆角化的凹槽内进行离子注入工艺，以在所述圆角化的凹槽内形成源区；在所述衬底上沉积源线材料层，所述源线材料层对准所述源区并填充所述圆角化的凹槽，以形成源线。在所述源线和源区接触的地方形成圆角化的凹槽，减小了沉积源线对所述源区造成的应力，也增大了所述源线和源区接触面积，从而解决由于所述源线与所述源区错位导致半导体器件漏电的问题，并且可以提升分栅快闪存储器的生产效率。
分栅快闪存及其制造方法

[发明专利]PIP电容的制作方法-CN202110459850.8在审
发明人：汤志林;王卉;付永琴;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-04-27 - 公布日： 2021-07-30 - 主分类号： H01L23/522 文献下载
摘要：本发明提供了一种PIP电容的制作方法，包括：提供衬底，衬底包括CELL区和PIP区；在PIP区内形成第一浅沟槽隔离结构；在刻蚀CELL区的衬底形成有源区的同时，刻蚀所述第一浅沟槽隔离结构形成第二浅沟槽隔离结构，第二浅沟槽隔离结构呈正弦波的形状；在第二浅沟槽隔离结构上依次形成字线多晶硅、绝缘层和栅极多晶硅，字线多晶硅、绝缘层和栅极多晶硅均呈高低起伏的形状。本发明首先形成的第二浅沟槽隔离结构上形成的字线多晶硅和栅极多晶硅均呈正弦波的形状，增加了字线多晶硅和栅极多晶硅的相对面积，从而增加了电容值。并且，因为是和CELL区形成有源区的同时，在PIP区形成的第二浅沟槽隔离结构，不用采用额外的光罩和工艺步骤，节约了成本。
pip 电容制作方法

1
2
下一页»
尾页
共 25 条