[发明专利]含有分离地址/数据转换器的三维一次电编程存储器在审

申请号：	201610640347.1	申请日：	2016-08-06
公开（公告）号：	CN107689377A	公开（公告）日：	2018-02-13
发明（设计）人：	张国飙	申请（专利权）人：	厦门海存艾匹科技有限公司
主分类号：	H01L27/102	分类号：	H01L27/102;G11C17/16;G11C17/18
代理公司：	暂无信息	代理人：	暂无信息
地址：	361021 福建省***	国省代码：	福建;35
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明提出一种分离的三维一次电编程存储器（3D‑OTP）50，它含有至少一三维阵列芯片30和至少一地址/数据转换器芯片40。三维阵列芯片30含有多个相互堆叠的3D‑OTP存储元。至少一地址/数据转换器位于地址/数据转换器芯片40内，而非三维阵列芯片30内。三维阵列芯片30和地址/数据转换器芯片40具有不同的后端（BEOL）结构。
搜索关键词：	含有分离地址数据转换器三维一次编程存储器
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种分离的三维一次电编程存储器（3D‑OTP）(50)，其特征在于包括：一含有至少一3D‑OTP阵列(36)的三维阵列芯片(30)，该3D‑OTP阵列(36)含有多个相互堆叠的3D‑OTP存储元；一地址/数据转换器芯片(40)，该地址/数据转换器芯片(40)含有该3D‑OPT阵列(36)的至少一地址/数据转换器，该三维阵列芯片(30)不含该地址/数据转换器；将该三维阵列芯片(30)和该地址/数据转换器芯片(40)耦合的手段；所述三维阵列芯片(30)的后端薄膜层数是所述地址/数据转换器芯片(40)的互连线层数的至少两倍；所述三维阵列芯片(30)和所述地址/数据转换器芯片(40)为两个不同的芯片。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门海存艾匹科技有限公司，未经厦门海存艾匹科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201610640347.1/，转载请声明来源钻瓜专利网。

同类专利

集成的薄膜电阻器和MIM电容器-201580022877.3
发明人： C·迪内克尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2015-05-05 - 公布日： 2019-09-24 - 主分类号： H01L27/102
摘要：在所描述的示例中，一种电子器件包括具有后端电容器(122)和后端薄膜电阻器(126)的半导体结构(102)。该半导体结构(102)包括第一介电层(106)、电容器(122)的底板(134)以及薄膜电阻器主体(132)。底板(134)和电阻器主体(132)是同一薄膜层(108)的横向间隔开的部分。底板(134)还包括覆盖在薄膜层(108)上的导电层(110)。第二介电层(124)被设置在电容器(122)的底板(134)的导电层(110)上。电容器(122)的顶板(120)被设置在第二介电层(124)上。

一种集成栅极驱动功率器件及其制备方法-201510607295.3
发明人：刘磊;刘伟;袁愿林;王鹏飞 -专利权人：苏州东微半导体有限公司
申请日： 2015-09-22 - 公布日： 2019-03-15 - 主分类号： H01L27/102
摘要：本发明属于半导体功率器件技术领域，特别是涉及一种集成栅极驱动(IGDT)功率器件及其制备方法。本发明的集成栅极驱动(IGDT)功率器件是在现有的功率器件内集成双极结型晶体管和第一电阻，所述第一电阻设于功率器件的栅极金属垫与栅极之间、所述双极结型晶体管的基极与功率器件的栅极金属垫连接、所述双极结型晶体管的发射极与功率器件的栅极连接，且双极结型晶体管的集电极与功率器件的源极连接。本发明的集成栅极驱动(IGDT)功率器件具有栅电压负反馈、低电磁干扰、快速开关和高效率的特点。本发明提出的一种集成栅极驱动(IGDT)功率器件的制备方法，具有工艺过程简单、可靠和易于控制的优点。

半导体器件中的机械应力去耦合-201510243718.8
发明人： S·比塞尔特;D·迈因霍尔德 -专利权人：英飞凌科技股份有限公司
申请日： 2015-05-13 - 公布日： 2019-01-22 - 主分类号： H01L27/102
摘要：本公开涉及半导体器件中的机械应力去耦合。根据半导体器件制造中的方法，在半完成的半导体器件中并行地刻蚀第一沟槽和第二沟槽。第一沟槽为最终半导体器件的第一区域和其第二区域之间的机械去耦合沟槽。该方法进一步包括并行地对第一沟槽的侧壁和第二沟槽的侧壁进行钝化或绝缘。相关的半导体器件包括被配置用于提供在半导体器件的第一区域和第二区域之间的机械去耦合的第一沟槽。该半导体器件进一步包括第二沟槽以及在第一沟槽的侧壁处和在第二沟槽的侧壁处的侧壁涂层。在第一沟槽的侧壁处和在第二沟槽的侧壁处的侧壁涂层具有相同材料。

采用MOSFET的紧凑型三维存储器及其制造方法-201710105767.4
发明人：张国飙 -专利权人：成都海存艾匹科技有限公司
申请日： 2017-02-27 - 公布日： 2018-09-07 - 主分类号： H01L27/102
摘要：本发明提出一种采用MOSFET的紧凑型三维存储器（3D‑MC）。在高于衬底的存储层中，x地址线从存储阵列延伸到解码级。MOSFET晶体管形成在x地址线上，并成为一解码器件。在解码器件中，x地址线与控制线的重叠部分是半导体。

具有晶闸管的存储器电路-201711332358.4
发明人：黄立平 -专利权人：钰创科技股份有限公司
申请日： 2017-12-13 - 公布日： 2018-06-29 - 主分类号： H01L27/102
摘要：本发明公开了一种具有晶闸管的存储器电路包含多个存储单元。所述多个存储单元中的每一存储单元包含一存取晶体管和一晶闸管。所述晶闸管是耦接所述存取晶体管。所述存取晶体管的栅极和所述晶闸管的栅极的其中至少一具有一鳍式结构。因此，因为所述存取晶体管的栅极和所述晶闸管的栅极的其中至少一具有所述鳍式结构，所以相较于现有技术，本发明可以很容易地微缩所述存储器电路以进入一高端半导体工艺。

堆叠状半导体结构-201711147759.2
发明人： D·富尔曼;W·古特;V·科伦科 -专利权人：阿聚尔斯佩西太阳能有限责任公司
申请日： 2017-11-17 - 公布日： 2018-05-25 - 主分类号： H01L27/102
摘要：一种堆叠状半导体结构具有：N个相互串联连接的半导体二极管，每个半导体二极管具有一个p‑n结，在各两个彼此相继的半导体二极管之间构造隧道二极管，半导体二极管和隧道二极管一起单片式地集成并且共同形成具有上侧和下侧的堆叠，半导体二极管的数目N大于等于2，在以光照射堆叠的情况下堆叠在300K的情况下具有大于2V的源电压，以及在从第一堆叠的上侧朝堆叠的下侧，半导体二极管的p型和n型吸收层的总厚度从最上面的二极管朝最下面的二极管增加，半导体二极管具有相同的带隙，堆叠构造在衬底上，在堆叠的下侧附近构造有环绕的、凸肩状的主级，主级具有出口面，堆叠借助下侧布置在衬底上，衬底包括半导体材料。

含有分离地址/数据转换器的三维一次电编程存储器-201610640347.1
发明人：张国飙 -专利权人：厦门海存艾匹科技有限公司
申请日： 2016-08-06 - 公布日： 2018-02-13 - 主分类号： H01L27/102
摘要：本发明提出一种分离的三维一次电编程存储器（3D‑OTP）50，它含有至少一三维阵列芯片30和至少一地址/数据转换器芯片40。三维阵列芯片30含有多个相互堆叠的3D‑OTP存储元。至少一地址/数据转换器位于地址/数据转换器芯片40内，而非三维阵列芯片30内。三维阵列芯片30和地址/数据转换器芯片40具有不同的后端（BEOL）结构。

晶闸管随机存取内存-201510240836.3
发明人：卓荣发;陈学深;郭克文;D·P-C·岑 -专利权人：新加坡商格罗方德半导体私人有限公司
申请日： 2015-05-13 - 公布日： 2018-01-23 - 主分类号： H01L27/102
摘要：本发明涉及晶闸管随机存取内存，其中，提出数种用以形成装置的装置及方法。该装置包括有具第一极性类型之井区的衬底，以及基于晶闸管之记忆单元。该基于晶闸管之记忆单元包括邻近该井区具第二极性类型之至少一第一区；设置于该衬底上用作为第二字线的栅极；具该第一极性类型之至少一第一层，其系设置成邻近具该第二极性类型之该第一区且邻近该栅极；以及具该第二极性类型之至少一重掺杂第一层，其系设置于具该第一极性类型之该第一层上且邻近该栅极。至少具该第二极性类型之该重掺杂第一层与该栅极的侧面自我对齐。

用于使用异质结构化阴极来减小晶闸管存储器单元之间的电气干扰效应的方法和系统-201710067914.3
发明人： H·卢安;V·阿克赛尔拉德 -专利权人：克劳帕斯科技有限公司
申请日： 2017-02-07 - 公布日： 2017-08-15 - 主分类号： H01L27/102
摘要：本发明提供了用于减小在存储器阵列中的晶闸管存储器单元之间的电气干扰效应的方法和系统。通过使用具有减小的少数载流子寿命的材料作为嵌在阵列内的阴极线来减小单元之间的电气干扰效应。还通过形成阴极线内的势阱或阴极线中的单侧势垒来减小干扰效应。

用于使用掩埋金属阴极线来减小晶闸管存储器单元之间的电气干扰效应的方法和系统-201710067915.8
发明人： H·卢安 -专利权人：克劳帕斯科技有限公司
申请日： 2017-02-07 - 公布日： 2017-08-15 - 主分类号： H01L27/102
摘要：本发明提供了用于减小在存储器阵列中的晶闸管存储器单元之间的电气干扰效应的方法和系统。通过使用具有减小的少数载流子寿命的材料作为嵌在阵列内的阴极线来减小单元之间的电气干扰效应。还通过形成阴极线内的势阱或阴极线中的单侧势垒来减小干扰效应。

光电二极管集成器件及其制备方法-201710005291.7
发明人：曹进伟;陈孟邦;乔世成;蔡荣怀;黄国华 -专利权人：宗仁科技（平潭）有限公司
申请日： 2017-01-04 - 公布日： 2017-06-13 - 主分类号： H01L27/102
摘要：本发明属于半导体集成电路技术领域，具体涉及一种光电二极管集成器件及其制备方法。该光电二极管集成器件包括P型单晶硅衬底，该衬底上设置有若干光电二极管集成器件单元，包括Photo Diode单元、NMOS单元和PMOS单元；还包括依次层叠设置的第一介电层、第一金属层、透光层、第二介电层和第二金属层。本发明光电二极管集成器件在CMOS工艺中集成，直接将光电二极管做在CMOS的普通P型单晶硅衬底上，不需要高成本的外延层，大大降低了成本，扩展其应用范围。

一种具有可调节电势分布的半导体装置及其制备方法-201210237780.2
发明人：盛况;朱江 -专利权人：盛况
申请日： 2012-06-30 - 公布日： 2017-05-17 - 主分类号： H01L27/102
摘要：本发明公开了一种具有可调节电势分布的半导体装置；本发明的半导体装置由主结和副结并联构成，其中副结为多个PN结串联构成；当半导体装置接反向偏压时，电势在副结上形成可控制的分布，从而改变主结的漂移区的电势分布，因此可以实现比传统PN结更高反向阻断压降；本发明的半导体结适合应用于平面结构的器件。

一种栅控二极管反熔丝单元结构及其制作方法-201310313550.4
发明人：廖淼 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-07-24 - 公布日： 2017-04-19 - 主分类号： H01L27/102
摘要：本发明提供一种栅控二极管反熔丝单元结构及其制作方法，所述栅控二极管反熔丝单元结构至少包括沟道区；P型区及N型区，分别连接于所述沟道区的两端；栅极结构，制作于所述沟道区表面，其中，所述沟道区的导电类型可以是P型或者N型。本发明具有以下有益效果本发相比于现有的MOS结构反熔丝结构，去除了浅掺杂漏区域LDD，降低了器件的寄生电容；本发明采用栅控二极管结构的反熔丝，降低了导通时栅极所需添加的电压，提高了器件的性能并保证了器件的稳定性，降低器件失效的几率；本发明工艺与现有的MOS工艺兼容，结构简单，不增加器件成本，适用使用于工业生产。

三维可写印录存储器-201210292373.1
发明人：张国飙 -专利权人：成都海存艾匹科技有限公司
申请日： 2012-08-17 - 公布日： 2016-12-21 - 主分类号： H01L27/102
摘要：本发明提出一种三维可写印录存储器（3D‑wP），它含有印录存储阵列和直接可写阵列。印录存储阵列存储内容数据，内容数据通过印录法（即掩膜編程法）录入；直接可写阵列存储定制数据，定制数据通过写录法录入。在本发明中，写录法主要采用直接写入光刻法。为了保证产能，定制数据的总数据量应少于内容数据总数据量的1%。

一种大导电面积的沟槽式肖特基芯片-201620604017.2
发明人：薛涛;关仕汉 -专利权人：淄博汉林半导体有限公司
申请日： 2016-06-20 - 公布日： 2016-12-14 - 主分类号： H01L27/102
摘要：一种大导电面积的沟槽式肖特基芯片，属于半导体制造领域。其特征在于：包括外延层（4），在外延层（4）的表面设置有多个沟槽，在沟槽的侧壁下部以及沟槽的底部设置有沟槽底部氧化层（3），在沟槽底部氧化层（3）内部填充有多晶硅（2），在外延层（4）的上表面、沟槽侧壁上部以及多晶硅（2）的上表面上设置有肖特基界面（1）。本大导电面积的沟槽式肖特基芯片，在相同芯片面积的前提下，兼顾了芯片的耐压能力以及导电面积，提高了导电效率同时不会对增大正向压降。

具有预留空间的三维掩膜编程只读存储器-201510077216.2
发明人：张国飙 -专利权人：杭州海存信息技术有限公司
申请日： 2015-02-13 - 公布日： 2016-10-05 - 主分类号： H01L27/102
摘要：本发明提出一种具有预留存储层的三维掩膜编程只读存储器（3D-MPROM_RL）。原始3D-MPROM_RL只含有原始存储层；更新3D-MPROM_RL还在原始存储层上方形成新的存储层（称为预留存储层）。在同一3D-MPROM_RL家族中，除了预留存储层以外，不同版本的3D-MPROM_RL都是相同的。对所有3D-MPROM_RL版本来说，不管它是否形成了预留存储层，其衬底电路均含有所有存储层（包括预留存储层）的周边电路。

氧化石墨烯基二极管动态随机存储器及其制备方法-201610134612.9
发明人：解令海;胡波;仪明东;赵玮;黄维 -专利权人：南京邮电大学
申请日： 2016-03-09 - 公布日： 2016-06-15 - 主分类号： H01L27/102
摘要：本发明公开一种利用氧化石墨烯基材料制作的二极管动态随机存储器，自下而上依次包括基底、下电极、氧化石墨烯基活性层和上电极，所述氧化石墨烯基活性层的材料是氧化石墨烯或通过化学方法选择性还原后氧化石墨烯CrGO。通过测量器件的电学性质以及相关实验数据，判定该二极管器件具有动态随机存储器的性质。本发明利用简单的增加氧化石墨烯基活性层的厚度，该二极管器件具有稳定的动态随机存储功能，在连续电压脉冲作用下读写擦循环次数多，器件的电流开关比较大，器件性能稳定，产率高；同时相比同类型器件，器件结构易于设计，工艺简单，材料绿色环保，可作为深入研究并推广。

半导体装置-201520743611.5
发明人：刘春利;K·黄;A·萨利 -专利权人：半导体元件工业有限责任公司
申请日： 2015-09-23 - 公布日： 2016-01-06 - 主分类号： H01L27/102
摘要：本公开涉及半导体装置。根据一个实施例，提供了一种半导体装置，包括：MOS晶体管，形成为半导体衬底上的多个晶体管单元；所述多个晶体管单元的第一单元的体区，形成为具有宽度和长度的第一掺杂区，所述第一掺杂区具有第一导电类型；所述第一单元的源极区，形成为所述第一掺杂区内的第二掺杂区，所述第二掺杂区具有第二导电类型；栅极结构，与所述源极区以及所述体区的一部分相邻地形成，所述栅极结构具有内栅极导体，所述内栅极导体连接到外栅极导体，所述外栅极导体在所述半导体衬底上并且在所述栅极结构的外部；以及所述第一掺杂区的掺杂浓度被形成为沿着所述第一掺杂区的长度随着距所述外栅极导体的距离的增加而增加。根据本公开的多种实施例，可以提供包括MOS晶体管的半导体装置，所述MOS晶体管对栅电极上的瞬态电压具有降低的敏感度(例如在MOS晶体管停用期间)，或者其可以使来自施加到MOS晶体管的电流的损坏最小化。

三维印录存储器-201210319953.5
发明人：张国飙 -专利权人：成都海存艾匹科技有限公司
申请日： 2012-09-01 - 公布日： 2014-03-26 - 主分类号： H01L27/102
摘要：高昂的数据掩膜版成本将极大地限制三维掩膜编程只读存储器（3D-MPROM）的广泛应用。本发明提出一种三维印录存储器（3D-P）。它使用共享型数据掩膜版来降低数据录入成本。通过在同一数据掩膜版上形成多个不同海量出版物的数据图形，分摊到每个海量出版物上的掩膜版成本将极大降低。

一种可调节电势分布的半导体装置及其制备方法-201210174782.1
发明人：朱江;盛况 -专利权人：朱江;盛况
申请日： 2012-05-20 - 公布日： 2013-12-04 - 主分类号： H01L27/102
摘要：本发明公开了一种可调节电势分布的半导体装置；本发明的半导体装置由主结和副结并联构成，其中副结为多个PN结串联构成，同时将副结不同位置与主结的漂移区相连；当半导体装置接反向偏压时，电势在副结上形成可控制的分布，通过主结漂移区与副结互联，改变主结的漂移区的电势分布，因此可以实现比传统PN结更高反向阻断压降；本发明提出一种可调节电势分布的半导体结，适合应用于平面结构的功率器件。

集成二极管的槽形栅多晶硅结构的联栅晶体管-201110214244.6
发明人：李思敏 -专利权人：李思敏
申请日： 2011-07-28 - 公布日： 2012-10-24 - 主分类号： H01L27/102
摘要：本发明涉及集成二极管的槽形栅多晶硅结构的联栅晶体管，在常规的槽形栅多晶硅结构的联栅晶体管的发射极压焊块区域内部集成了发射极—基极之间和发射极—集电极之间的两个反并二极管。具有节约成本、节省空间、灵活方便的显著效果。

一种IGBT模块-201220047568.5
发明人：李继鲁;方杰;万正芬;曾雄;赵洪涛;彭勇殿;吴煜东 -专利权人：株洲南车时代电气股份有限公司
申请日： 2012-02-14 - 公布日： 2012-10-24 - 主分类号： H01L27/102
摘要：本实用新型实施例公开了一种IGBT模块，包括：衬板，所述衬板为十字形结构，该衬板具有两两相对的四个翼；位于衬板上的一组FRD芯片、两组IGBT芯片以及母排；其中，一组FRD芯片、两组IGBT芯片以及母排分别位于所述衬板的不同翼上，两组IGBT芯片分别位于十字形衬板相对的两翼上，所述FRD芯片和母排分别位于剩余相对的两翼上。本实用新型实施例将两组IGBT芯片对称的分布在十字形衬板的相对的两翼，并将FRD芯片和母排分别设置于剩余相对的两翼上，以使母排远离各个芯片，即母排转弯处下方的磁通密集区域内，没有设置任何芯片，从而避免了杂散电感对IGBT芯片或FRD芯片的干扰，保证了整个IGBT模块的稳定运行。

大电流整晶圆全压接平板式封装的IGBT及其制造方法-201110165859.4
发明人：沈征;帅智康;罗安;尹新 -专利权人：湖南大学
申请日： 2011-06-20 - 公布日： 2011-12-07 - 主分类号： H01L27/102
摘要：本发明公开了一种大电流整晶圆全压接平板式封装的IGBT及其制造方法。所述大电流整晶圆全压接平板式封装的IGBT包括一个IGBT整晶圆和全压接平板式封装，所述的整晶圆包括多个独立的IGBT器件区，每个IGBT器件区由又多个IGBT单元并联组成，所有IGBT器件区的集电极并联为总集电极，每个IGBT器件区单独引出发射极，所有工作状态正常的IGBT器件区的门极用互联线连接到位于晶圆中心的总门极而其发射极通过发射极金属垫片并联到总发射极金属电极板。本发明实现了大电流IGBT整晶圆器件，保持了IGBT高工作电压、低开关功耗、门极电压控制简单的优点，同时提高了器件电流导通能力，导热性能，耐热冲击能力和长期可靠性，解决了IGBT单元之间性能匹配的问题。

制造基于栅控横向晶闸管的随机存取存储器(GLTRAM)单元的方法-200980119832.2
发明人： H-J·曹 -专利权人：格罗方德半导体公司
申请日： 2009-05-28 - 公布日： 2011-06-08 - 主分类号： H01L27/102
摘要：提供一种用以制造基于栅控横向晶闸管存储器装置(gltram)的方法。设置半导体层(406)，该半导体层(406)中包含第一导电性类型的第一、第二、第三和第四阱区(463、471、486、493)。第一栅极结构(465/408)覆盖该第一阱区(463)，第二栅极结构(475/408)覆盖该第二阱区(471)，第三栅极结构(485/408)覆盖该第三阱区(486)且与该第二栅极结构(475/408)成为一体，且第四栅极结构(495/408)覆盖该第四阱区(493)。形成相邻于该第一栅极结构(465/408)的第一侧壁(414)与相邻于第二到第四栅极结构(475/408、485/408、495/408)的侧壁(412、413、416、417、418、419)的侧壁间隔件(467)。此外，形成覆盖该第一阱区(463)的一部分(468)与该第一栅极结构(465/408)的一部分的绝缘间隔块(469)。该绝缘间隔块(469)相邻于该第一栅极结构(465/408)的第二侧壁(415)。形成相邻于该第一栅极结构(465/408)的第一源极区(472)，形成在该第一和第二栅极结构(465/408、475/408)之间的公共漏极/阴极区(474/464)，形成相邻于该第三栅极结构(485/408)的第二源极区(482)，形成在该第三和第四栅极结构(485/408、495/408)之间的公共漏极/源极区(484/492)，并形成相邻于该第四栅极结构(495/408)的漏极区(494)。形成延伸至相邻于在该第一栅极结构(465/408)的该绝缘间隔块(467)之下的该第一阱区(463)中的第一基极区(468)，并形成延伸至相邻于该第一基极区(468)的该第一阱区(463)中的该第一阱区(463)中的阳极区(466)。

包括具有被电隔离的柱的二极管的共享的二极管器件部的叠轨式堆叠的非易失性存储器阵列-200980122197.3
发明人：夏堪杰;克里斯托弗·J·佩蒂;卡尔文·K·李 -专利权人：桑迪士克3D有限责任公司
申请日： 2009-06-02 - 公布日： 2011-05-18 - 主分类号： H01L27/102
摘要：提供了一种集成电路及及其制造方法，该集成电路包括导体之间垂直取向的二极管结构。二端子装置例如无源元件存储器单元可以包括与反熔丝和/和其它状态改变元件串连的二极管操纵元件。所述装置使用柱结构在所述上和下导体组的交点形成。所述柱结构的高度通过每个柱的部分二极管与导体的其中之一形成叠轨式堆叠而被减小。在一实施例中，二极管可以包括第一导电类型的第一二极管器件和第二导电类型的第二二极管器件。所述二极管器件其中之一的一部分被划分为第一和第二部，所述部的其中之一形成为叠轨式堆叠，该部在该叠轨式堆叠与使用柱形成的其它二极管共享该叠轨式堆叠。

MOS-栅功率半导体器件-201010125227.0
发明人：吴侊勋;秋秉镐;金秀圣;尹钟晚 -专利权人：特瑞诺科技股份有限公司
申请日： 2010-03-16 - 公布日： 2011-04-20 - 主分类号： H01L27/102
摘要：一种MOS-栅功率半导体器件包括：有源区和边缘端接区的主器件区；以及水平地形成在所述主器件区外部以包括一个或多个二极管的辅助器件区。因此，能够保护电路免于出现过载电流，从而能够防止由所述过载电流造成的器件的劣化和/或毁坏。

MOS-栅功率半导体器件-201010125215.8
发明人：吴侊勋;秋秉镐;金秀圣;尹钟晚 -专利权人：特瑞诺科技股份有限公司
申请日： 2010-03-16 - 公布日： 2011-04-06 - 主分类号： H01L27/102
摘要：本发明提供一种MOS-栅功率半导体器件，其包括：一个或多个P型阱，其形成在一个或多个栅极金属电极和栅极总线下面，并且所述一个或多个P型阱与发射极金属电极电连接；以及一个或多个N型阱，其形成在所述P型阱中，并且与一个或多个所述栅极金属电极和所述栅极总线电连接。根据这种结构，可以阻止由过载电流导致的器件劣化和/或损坏。

一种硅基MOS管控制发光二极管的器件、阵列及制造方法-201010293194.0
发明人：刘昕彦;王鹏飞;张卫 -专利权人：复旦大学
申请日： 2010-09-27 - 公布日： 2011-02-16 - 主分类号： H01L27/102
摘要：本发明属于半导体器件技术领域，具体为一种使用硅基MOS管控制发光二极管的半导体器件、阵列及制备方法。本半导体器件包括至少两个半导体衬底、位于所述半导体衬底之上形成的一个硅基MOS晶体管和一个发光二极管。本发明将发光二极管及硅基MOS晶体管集成在同一个芯片上，使单个芯片就可以实现图像的发射。由多个所述半导体器件还可以构成一个半导体器件阵列。采用本发明技术制造的投影机具有体积小、功耗低、可便携性等优点，而且，集成电路芯片的使用，使得投影机系统大大简化，降低了生产成本，并且可以大大提高像素及亮度。

柱形器件及其制作方法-200980108243.4
发明人：万斯·邓顿;布拉德·S·赫纳;保罗·W·K·普恩;潘传斌;迈克尔·陈;迈克尔·科恩塞基;尤沙·拉格拉姆;克里斯托弗·J·佩蒂 -专利权人：桑迪士克3D有限责任公司
申请日： 2009-01-14 - 公布日： 2011-02-16 - 主分类号： H01L27/102
摘要：制作半导体器件的方法包括提供包含多个开口的绝缘层，在绝缘层中的多个开口中以及在绝缘层上方形成第一半导体层，以及去除第一半导体层的第一部分，使得第一半导体层的第一导电型第二部分保留在绝缘层中的多个开口的下部中，并且绝缘层中的多个开口的上部保持未填充。该方法还包括在绝缘层中的多个开口的上部中以及在绝缘层上方形成第二半导体层，并且去除第二半导体层的位于绝缘层上方的第一部分。第二半导体层的第二导电型第二部分保留在绝缘层中的多个开口的上部中，以在多个开口中形成多个柱形二极管。

一次性可编程存储器、制造及编程读取方法-200910086521.2
发明人：朱一明;苏如伟 -专利权人：北京芯技佳易微电子科技有限公司
申请日： 2009-06-04 - 公布日： 2010-12-08 - 主分类号： H01L27/102
摘要：本发明公开了双二极管结构的一次性可编程存储器、制造及编程读取方法，双二极管结构的一次性可编程存储器单元包括：第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由离子注入区与阱形成；第一二极管与第二二极管串联连接；第一二极管与字线相连接，第二二极管与位线相连接；第一二极管的反向击穿电压不同于第二二极管的反向击穿电压。利用第一二极管被击穿时形成导通电阻，未击穿时关闭的特性以及第二二极管的正向导通与反向关闭的特性，实现存储单元面积小，集成度高，能够随工艺的发展而进一步提高集成度，基于现有逻辑工艺，无需增加特殊工艺、具有高数据存储稳定性和可靠性的一次性可编程存储器。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]含有分离地址/数据转换器的三维一次电编程存储器在审

专利文献下载