[发明专利]半导体芯片的封装方法以及封装结构有效
| 申请号： | 201610351529.7 | 申请日： | 2016-05-25 |
| 公开（公告）号： | CN106409771B | 公开（公告）日： | 2019-09-17 |
| 发明（设计）人： | 王之奇;谢国梁;胡汉青;王文斌 | 申请（专利权）人： | 苏州晶方半导体科技股份有限公司 |
| 主分类号： | H01L21/98 | 分类号： | H01L21/98;H01L27/146;H01L23/13 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215026 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体芯片的封装方法以及封装结构，所述封装方法包括：提供晶圆，所述晶圆具有多颗网格排布的半导体芯片，每一半导体芯片具有位于第一表面侧的功能区以及焊垫；提供保护基板，所述保护基板上设置多个网格排布的支撑单元；将所述晶圆的第一表面与所述保护基板对位压合，所述支撑单元位于所述晶圆与所述保护基板之间，所述功能区位于所述支撑单元包围形成的密封腔内；在将所述晶圆与所述保护基板对位压合之前，在所述支撑单元上形成开孔，使所述晶圆的第一表面上对应焊垫的位置不接触所述支撑单元。有效防止支撑单元在后续的信赖性测试中产生的应力作用于焊垫，避免了焊垫损坏或者分层的情况。 | ||
| 搜索关键词： | 半导体 芯片 封装 方法 以及 结构 | ||
【主权项】：
1.一种半导体芯片的封装方法，包括：提供晶圆，具有彼此相对的第一表面以及第二表面，所述晶圆具有多颗网格排布的半导体芯片，每一半导体芯片具有位于所述第一表面侧的功能区以及焊垫；提供保护基板，所述保护基板的其中一个表面上设置多个网格排布的支撑单元，一个支撑单元对应一个半导体芯片；将所述晶圆的第一表面与所述保护基板对位压合，所述支撑单元位于所述晶圆与所述保护基板之间，所述功能区位于所述支撑单元包围形成的密封腔内；其特征在于，在将所述晶圆与所述保护基板对位压合之前，在所述支撑单元上形成开孔，使所述晶圆的第一表面上对应焊垫的位置不接触所述支撑单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州晶方半导体科技股份有限公司，未经苏州晶方半导体科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610351529.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体芯片的封装方法以及封装结构-201610351529.7
- 王之奇;谢国梁;胡汉青;王文斌 - 苏州晶方半导体科技股份有限公司
- 2016-05-25 - 2019-09-17 - H01L21/98
- 本发明提供一种半导体芯片的封装方法以及封装结构，所述封装方法包括：提供晶圆，所述晶圆具有多颗网格排布的半导体芯片，每一半导体芯片具有位于第一表面侧的功能区以及焊垫；提供保护基板，所述保护基板上设置多个网格排布的支撑单元；将所述晶圆的第一表面与所述保护基板对位压合，所述支撑单元位于所述晶圆与所述保护基板之间，所述功能区位于所述支撑单元包围形成的密封腔内；在将所述晶圆与所述保护基板对位压合之前，在所述支撑单元上形成开孔，使所述晶圆的第一表面上对应焊垫的位置不接触所述支撑单元。有效防止支撑单元在后续的信赖性测试中产生的应力作用于焊垫，避免了焊垫损坏或者分层的情况。
- 包括电压调节器的集成扇出封装件及其形成方法-201611150397.8
- 余振华;张智援;王垂堂;谢政宪 - 台湾积体电路制造股份有限公司
- 2016-12-14 - 2019-09-06 - H01L21/98
- 一种方法包括通过管芯附接膜将电压调节器管芯粘附在载体上方，其中管芯附接膜位于电压调节器管芯中并环绕电压调节器管芯的金属柱，将电压调节器管芯密封在密封材料中，并且平坦化密封材料。去除电压调节器管芯的背部以暴露电压调节器管芯的半导体衬底中的通孔。该方法还包括在密封材料上方形成电连接至通孔的第一再分布线，用介电材料替代管芯附接膜，在密封材料的与第一再分布线相对的侧上形成第二再分布线，并且将额外的器件管芯接合至第二再分布线。电压调节器管芯电连接至额外的器件管芯。本发明实施例涉及包括电压调节器的集成扇出封装件及其形成方法。
- 硅基阵列的模块化布置方法和模块化硅基阵列-201110026751.7
- 马克A·塞吕拉;彼得J·奈斯特龙;司各特J·菲利普斯;约翰P·迈尔斯;莱尔G·丁曼;布赖恩R·多兰 - 施乐公司
- 2011-01-17 - 2019-08-06 - H01L21/98
- 一种硅基模块，包括：基底；固定于该基底的第一芯片总成，该第一芯片总成包括第一硅芯片和具有电路的第一驱动器裸片；以及被固定于该基底的第二芯片总成，该第二芯片总成包括第二硅芯片和具有电路的第二驱动器裸片。该第一和第二芯片总成的部分在该基底的纵向方向上对准；且该第一和第二硅芯片的部分在垂直于该纵向方向的宽度方向上对准。一种用于形成硅基模块的方法。
- 一种IC裸芯片组的互连技系统集成方法-201610949908.6
- 杨斌 - 江苏吉祥星智能科技有限公司
- 2016-10-26 - 2019-06-11 - H01L21/98
- 本发明公开了一种IC裸芯片组的互连技系统集成方法。包括如下步骤：步骤一，选用一底板，并在一底板的表面均布涂覆有导电胶；步骤二，把集成电路的裸芯片均布排列在底板上，将集成电路的裸芯片的引脚与底板上的导电胶配合，形成集成板；步骤三，将步骤二制成的集成板烘烤，烘干；步骤四，通过半导体芯片的光刻加工该集成电路的裸芯片与底板的互连。本发明针对集成电路裸芯片在电路板上集成，通过将集成电路裸芯片集中固定在一底板上，然后通过半导体芯片的光刻加工方法将不同集成电路裸芯片之间的线路进行连接，充分降低了电路板的结构面积，提高电路板的制作过程，降低制造成本。
- 半导体装置的制造方法-201510527767.4
- 板东晃司 - 瑞萨电子株式会社
- 2015-08-25 - 2019-05-28 - H01L21/98
- 本发明涉及半导体装置的制造方法。提供了一种可以实现半导体装置的小型化的用于制造半导体装置的方法。将凸部压抵一个芯片安装部的除了一个侧表面以外的侧表面，由此将该芯片安装部固定而不用形成对应于芯片安装部的一个侧表面的凸部。同样地，将凸部压抵另一芯片安装部的除了一个侧表面以外的侧表面，由此将另一芯片安装部固定而不用形成对应于另一芯片安装部的一个侧表面的凸部。
- 半导体装置的制造方法及制造装置-201610239908.7
- 松浦永悟 - 东芝存储器株式会社
- 2016-04-18 - 2019-05-03 - H01L21/98
- 本发明的实施方式提供一种能够抑制半导体芯片弯曲的半导体装置的制造方法及制造装置。在实施方式的半导体装置的制造方法中，将作为第1半导体芯片的控制器芯片(11)载置在衬底(10)上。将贴合了接着层(12)的作为第2半导体芯片的NAND芯片(21)以使接着层(12)朝向衬底(10)侧的状态载置在衬底(10)上。在将第2半导体芯片载置在衬底(10)时，以接着层(12)中的第1部分的粘度低于第2部分的粘度的状态，将第1半导体芯片埋入接着层(12)。第1部分是接着层(12)中位于载置在第1半导体芯片上的范围的部分。第2部分是接着层(12)中位于第1部分的周围的部分。经由接着层(12)将第2半导体芯片接着在衬底(10)上。
- 多芯片堆叠封装方法及多芯片堆叠封装体-201811597887.1
- 张光耀;陆培良 - 合肥矽迈微电子科技有限公司
- 2018-12-26 - 2019-04-19 - H01L21/98
- 本发明提供一种多芯片堆叠封装方法及多芯片堆叠封装体，本发明的优点在于采用重布线层与导电柱的联合的方式实现叠层芯片之间的互联，取代传统堆叠芯片封装常用的打线工艺和基板倒装的工艺，相比传统芯片叠层BGA封装，整体封装厚度更薄，相同芯片数量下封装尺寸小，具有良好的导电性、导热性和可靠性。
- 半导体器件和制造半导体器件的方法-201480008489.5
- C.M.斯坎伦;T.L.奥尔森 - 德卡技术股份有限公司
- 2014-05-08 - 2019-03-08 - H01L21/98
- 本发明描述了一种半导体器件和制造半导体器件的方法。本发明提供了包括被切道分开的多个半导体芯片的嵌入式芯片板。通过化学镀工艺形成导电层，所述导电层包括设置在切道中的总线和联接到所述半导体芯片和总线的再分配层(RDL)。在所述导电层和嵌入式芯片板的上方形成绝缘层，所述绝缘层包括设置在所述半导体芯片的占地面积的外面导电层的上方的开口。通过将所述导电层用作电镀工艺的一部分在所述绝缘层中的开口中形成互连结构。在形成所述互连结构之后经由切道切割所述嵌入式芯片板以移除所述总线并且形成单个的扇出晶片级封装。
- 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法-201410301863.2
- 姜旻庚;卢泳达;田东柱;朴敬熙 - 新科金朋有限公司
- 2014-06-27 - 2019-02-12 - H01L21/98
- 集成电路封装系统和制造集成电路封装系统的方法，所述系统包括：具有嵌入载盘的介电芯；在所述介电芯上的顶部阻焊层，嵌入载盘的载盘顶表面在所述顶部阻焊层下面；附接到所述嵌入载盘的器件互连件；以及具有互连柱的集成电路器件，附接到所述器件互连件的所述互连柱用于将所述集成电路器件安装到所述介电芯。
- 一种LED组件及其制备方法-201710150717.8
- 尹雯;侯峰泽;林挺宇 - 华进半导体封装先导技术研发中心有限公司
- 2017-03-14 - 2019-02-05 - H01L21/98
- 本发明公开了一种LED组件及其制备方法，其中所述方法包括：在基板上形成LED芯片封装阵列，所述LED芯片的出光面靠近所述基板设置，电极凸点显露在所述封装阵列的非出光面；在所述封装阵列的非出光面形成柔性基层；对所述柔性基层图案化，以露出电极凸点；在所述柔性基层上形成金属层，并图案化形成线路；裁切所述基板和所述封装阵列，形成所述LED芯片的封装单元；弯折所述封装单元，使所述LED芯片的出光面朝向外侧；在所述LED芯片之间填充绝缘胶体。通过本发明，可以获得双面LED组件、多面LED组件或多面体LED组件，相比单面发光的LED芯片，可以实现立体发光，并且结构紧凑，该LED组件整体所显示的亮度较强。
- 掩膜版组件、集成电路板的制备方法和集成电路板-201510163074.1
- 康冬亮;陈建国 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-04-08 - 2018-12-28 - H01L21/98
- 本发明提供了一种掩膜版组件、集成电路板的制备方法和集成电路板，其中，掩膜版组件包括：第一掩膜版，设置有第一透光图案和第一不透光图案，所述第一掩膜版用于所述集成电路板的制备过程中的第一次光刻工艺处理，其中，所述第一透光图案包括待制备的所述第一电阻率结构层上方的图形化掩膜层的图形；第二掩膜版，设置有第二透光图案和第二不透光图案，所述第二掩膜版用于所述集成电路板的制备过程中的第二次光刻工艺处理，其中，所述第二透光图案包括待制备的所述第二电阻率栅极的图形。通过本发明的技术方案，可以采用至少两种加工方法以制备上述的集成电路板，降低了光刻工艺的加工成本，便于批量生产集成电路板的过程中进行工艺优化。
- 车辆控制器专用半导体的设计方法及由此制造的半导体-201510888136.5
- 张宰豪;金恩汀;郑在祐 - 现代奥特劳恩株式会社
- 2015-12-07 - 2018-11-30 - H01L21/98
- 本发明涉及基于裸片的车辆控制器专用半导体的设计方法及由此制造的车辆控制器专用半导体，脱离了现有的半导体工艺，且通过融合新的半导体工艺技术和控制系统技术来设计并制造出了作为新概念车辆控制器专用半导体的EIP(ECU in Package)，从而能够在较短开发期限内以超小型/超轻型的方式实现高性能/高品质半导体。
- 半导体器件的制造方法-201810692239.8
- 安村文次;出口善宣;竹井文一;长谷部昭男;槇平尚宏;久保光之 - 瑞萨电子株式会社
- 2014-03-21 - 2018-11-23 - H01L21/98
- 本发明公开了一种半导体器件的制造方法。在逻辑芯片上安装存储芯片时，对包括在逻辑芯片的背面上形成的识别标志的识别范围进行成像并对识别范围的图样进行识别，并根据识别结果，将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准，以将所述存储芯片安装到逻辑芯片上。此时，识别范围的图样与多个突起的阵列图样的任何部分都不相同，结果，可对识别范围的图样中的识别标志确实进行识别，从而可提高将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准的精度。
- 一种多层低温多晶硅薄膜晶体管（LTPS-TFT）制造方法-201510990543.7
- 张建军;居宇涵 - 上海天马有机发光显示技术有限公司;天马微电子股份有限公司
- 2015-12-24 - 2018-09-07 - H01L21/98
- 本发明提供一种多层薄膜晶体管组，包括基底，以及位于其上方的低温多晶硅薄膜晶体管，薄膜晶体管的层数大于1，上下层叠层排列。薄膜晶体管包括栅极、源极、漏极、层间绝缘层与多条金属引线。多条金属引线一端分别连接于源极、漏极，另一端由层间绝缘层上表面引出。多条金属引线位于层间绝缘层上表面的部分和栅极遮盖该薄膜晶体管的低温多晶硅层。本发明中金属引线的分布设计保证了对上层TFT的半导体层进行激光晶化时，下层TFT的金属引线和金属电极能够完全遮挡住下层TFT的低温多晶硅层，从而保证下层TFT的低温多晶硅层不会因激光照射而发生损伤。
- 一种神经网络芯片的制备方法-201610200193.4
- 易敬军;陈邦明;王本艳 - 上海新储集成电路有限公司
- 2016-03-31 - 2018-08-28 - H01L21/98
- 本发明涉及一种芯片的制备方法，尤其涉及神经网络芯片的制备方法。提供一衬底；在衬底上依次铺设体硅和第一3D非易失性存储阵列，构成第一层存储模块；在第一层存储模块上铺设N‑1层存储模块，N为大于1的整数；其中，第M层存储模块由第M‑1外延层和铺设在第M‑1外延层上的第M 3D非易失性存储阵列组成，M为小于或等于N且大于或等于2的整数。采用堆叠多层存储模块的方式，将对处理速度要求高的神经网络电路，设置于第一层存储模块的体硅中；而对处理速度要求不高的神经网络电路，放在由薄膜晶体管组成的外延层中。这种制备方法制成的神经网络芯片具有更高密度、更大规模和更高集成度。
- 安装于衬底上的离散装置-201380056905.4
- 马修·D·罗米格;兰斯·C·莱特;莱斯利·E·斯塔克;弗兰克·斯特普尼克;斯里尼瓦萨恩·K·科杜里 - 德州仪器公司
- 2013-11-05 - 2018-08-03 - H01L21/98
- 本发明揭示一种制作具有安装于电子裸片的表面上的离散装置的电子装置的方法，其中所述离散装置及所述裸片两者通过经热固化的导电油墨连接且覆盖有经固化的囊封剂，所述方法包含：将所述离散装置放置于所述裸片上；及使所述离散装置及所述裸片中的每一者的温度保持低于约200℃。还揭示一种将离散装置电附接到衬底的方法，其包含：将所述装置放置于所述衬底上；施加导电油墨，所述导电油墨将所述装置上的至少一个端子连接到所述衬底上的至少一个触点；及使所述导电油墨固化。还揭示一种IC封装，其具有：离散电装置，其具有电端子；电衬底，其表面上具有接触垫；及经固化的导电油墨，其连接所述电端子中的至少一者与所述接触垫中的至少一者。
- 用于集成电路封装的转接板与有机基板组装方法-201610323672.5
- 陈波;朱媛;高娜燕;明雪飞;吉勇;汤赛楠 - 中国电子科技集团公司第五十八研究所
- 2016-05-16 - 2018-07-27 - H01L21/98
- 本发明提供了一种用于集成电路封装的转接板与有机基板组装方法。首先，制备保护模具，其根据转接板PAD的位置制备对应的掩膜版，并根据PAD区域形状进行刻蚀加工形成对应的刻蚀图形；转接板置于有机基板上，保护模具置于设备吸头与转接板之间，并且保护模具的刻蚀图形与转接板的PAD所在区域相对应匹配；同时对设备吸头施加压力及对有机基板进行加热使转接板焊料与有机基板的焊盘融合焊接；焊接结束后撤除设备吸头及保护模具。本发明在组装过程可避免转接板表面钝化层的损伤，同时保证转接板与有机基板之间的焊接可靠性，并降低了对吸头性能的要求，从而节约了成本。
- 半导体器件和用于板式封装的自适性图案化的方法-201380064057.1
- C.M.斯坎伦;T.L.奥尔森 - 德卡技术股份有限公司
- 2013-11-04 - 2018-06-26 - H01L21/98
- 本发明描述一种用于制造基于面板的封装结构的自适性图案化方法和系统。提供多个半导体芯片，所述半导体芯片包括布置在每个半导体芯片的所述有源表面上方的铜柱。通过围绕所述多个半导体芯片中的每个布置密封剂来形成嵌入式芯片面板。测量所述嵌入式芯片面板内的每个半导体芯片的真实位置和旋转。形成单元特定图案以便与所述嵌入式芯片面板中的每个半导体芯片的所述真实位置对准。所述单元特定图案作为扇出结构布置在所述半导体芯片上方、所述密封剂上方并且耦合到所述铜柱。扇入再分布层(RDL)可以在每个半导体芯片的所述有源表面上方延伸，以使得在所述扇入RDL上方形成所述铜柱。所述单元特定图案可以直接耦合到所述铜柱。
- 封装堆栈结构及其制法-201410089037.6
- 徐逐崎;王隆源;江政嘉;施嘉凯;黄淑惠 - 矽品精密工业股份有限公司
- 2014-03-12 - 2018-06-22 - H01L21/98
- 一种封装堆栈结构及其制法，该封装堆栈结构包括：具有多个导电凸块的封装基板、以及具有多个金属柱的电子组件，该导电凸块具有金属球与包覆该金属球的焊锡材，且该些金属柱对应结合该些导电凸块，使该电子组件堆栈于该封装基板上，并令该金属柱与该导电凸块形成导电组件，以藉由该金属球与该金属柱的对接，以利于堆栈作业。
- 印刷复杂的电子电路-201480013809.6
- 威廉·约翰斯通·雷;理查德·奥斯汀·布兰查德;马克·戴维·洛温塔尔;布拉德利·史蒂文·奥拉韦 - 尼斯迪格瑞科技环球公司
- 2014-03-13 - 2018-06-08 - H01L21/98
- 本发明涉及一种可编程电路，其包含微观晶体管或二极管(40)的经印刷群组(72、74)的阵列。装置经预成形且作为墨水印刷且经固化。每一群组中的所述装置经并联连接，使得每一群组充当单个装置。在一个实施例中，每一群组中含有大约10个装置，因此冗余使得每一群组非常可靠。每一群组具有至少一个电引线(85)，其终接在衬底(50)上的贴片区域(86)中。一互连导体图案使所述贴片区域中的所述群组的至少一些所述引线互连，以针对通用电路的自定义应用形成逻辑电路。所述群组还可被互连为逻辑门，且门引线终接在所述贴片区域中。所述互连导体图案随后使所述门互连以形成复杂逻辑电路。
- 堆叠封装结构的制造方法-201710984049.9
- 王启安;徐宏欣 - 力成科技股份有限公司
- 2017-10-20 - 2018-05-01 - H01L21/98
- 本发明提供一种堆叠封装结构的制造方法，其包含至少以下步骤。形成第一封装结构且在第一封装结构上形成第二封装结构。第一封装结构包含电路载体以及设置于电路载体上的晶粒。形成第一封装结构包含在电路载体上提供导电中介板，通过密封体密封导电中介板，以及移除密封体和导电中介板的板的一部分。导电中介板包含板体、从板体分别延伸到电路载体和晶粒的多个导电柱以及导电突起。导电突起设置于晶粒上，且导电柱电性连接到电路载体。第二封装结构通过导电中介板电性连接到第一封装结构。
- 封装结构的形成方法-201611071805.0
- 郑余任;黄育智;陈志华;陈玉芬;蔡豪益 - 台湾积体电路制造股份有限公司
- 2016-11-29 - 2018-03-06 - H01L21/98
- 本公开的实施例提供封装结构及其形成方法，此方法包含提供第一集成电路晶粒并形成重布线结构于第一集成电路晶粒上方，形成基底层于重布线结构上方，基底层具有多个第一开口和多个第二开口，且第一开口宽于第二开口，形成多个第一凸块于重布线结构上方，第一凸块具有下部填入第一开口中。此外，此方法包含通过具有下部填入第二开口中的多个第二凸块将第二集成电路晶粒接合至重布线结构，在第二集成电路晶粒与基底层之间有一空间。此方法也包含形成模塑化合物层于基底层上方，模塑化合物层填入此空间中并围绕第一凸块和第二凸块。
- 互连为电路的三端印刷装置-201480013293.5
- 理查德·奥斯汀·布兰查德 - 尼斯迪格瑞科技环球公司
- 2014-03-13 - 2018-03-02 - H01L21/98
- 在第一导体层(52)上方印刷一层微观三端晶体管(40、74)，使得所述晶体管的底部电极(58、80)电接触所述第一导体层。第一电介质层(60)上覆于所述第一导体层，且所述第一电介质层上方的第二导体层(62)接触所述晶体管上的介于所述底部电极与顶部电极(46)之间的中间电极(48)。第二电介质层(64)上覆于所述第二导体层，且所述第二电介质层上方的第三导体层(66)接触所述顶部电极。装置因此通过所述第一导体层、所述第二导体层及所述第三导体层的组合而并联电连接。所述装置的单独群组可经互连以形成更复杂的电路。所得电路可为非常薄的柔性电路。
- 封装堆栈结构及其制法-201410110895.4
- 黄淑惠;江政嘉;王隆源;施嘉凯;廖俊明 - 矽品精密工业股份有限公司
- 2014-03-24 - 2018-02-13 - H01L21/98
- 一种封装堆栈结构及其制法，该封装堆栈结构包括具有多个第一电性接触垫的封装基板、设于该封装基板上的半导体组件、以及具有多个第二电性接触垫的电子装置，该第二电性接触垫上设有导电组件，该些导电组件对应结合至该些第一电性接触垫，使该电子装置堆栈于该封装基板上，其中，该导电组件由绝缘块与包覆该绝缘块的导电材所构成，以藉由该绝缘块的设计，以利于堆栈作业。
- 用于模塑衬底的金属重分布层-201410490549.3
- U·瓦赫特;D·迈尔;T·基尔格 - 英飞凌科技股份有限公司
- 2014-09-23 - 2017-12-22 - H01L21/98
- 本公开涉及用于模塑衬底的金属重分布层。通过在支撑衬底上放置多个半导体裸片、以及采用模塑化合物覆盖半导体裸片以形成模塑结构而封装集成电路，每一个半导体裸片在朝向支撑衬底的侧部上具有多个端子。随后从模塑结构移除支撑衬底以暴露具有端子的半导体裸片的侧部，以及形成在模塑结构上并且与半导体裸片的端子以及模塑化合物直接接触的金属重分布层。形成重分布层而不首先在具有半导体裸片的端子的模塑结构的侧部上形成电介质层。也公开了对应的模塑结构和单独模塑半导体封装。
- 包括升高焊盘上的贯穿模球的半导体封装及其制造方法-201710146188.4
- 成基俊;金钟薰;裵汉俊 - 爱思开海力士有限公司
- 2017-03-13 - 2017-12-08 - H01L21/98
- 包括升高焊盘上的贯穿模球的半导体封装及其制造方法。一种半导体封装包括第一凸块焊盘，所述第一凸块焊盘在互连结构层的第一表面上；升高焊盘，在所述互连结构层的所述第一表面上的所述升高焊盘比所述第一凸块焊盘更厚；第一半导体器件，所述第一半导体器件连接在所述第一凸块焊盘上；贯穿模球连接体，所述贯穿模球连接体分别连接在所述升高焊盘上；模制层，所述模制层被布置为覆盖所述互连结构层的所述第一表面以暴露每个贯穿模球连接体的一部分；外部连接体，所述外部连接体分别附接至所述贯穿模球连接体；以及第二半导体器件，所述第二半导体器件在所述互连结构层的与所述模制层相反的第二表面上。
- 一种系统级封装方法及其封装单元-201610312642.4
- 萧建成 - 北京中电网信息技术有限公司;中电网（北京）电子科技发展有限公司
- 2016-05-13 - 2017-11-21 - H01L21/98
- 本发明公开了一种系统级封装方法及其封装单元。其中，所述系统级封装方法包括将高干扰元件及外围电路元件独立设置，形成电容电阻阵列；通过预定的封装方式，形成若干种确优芯片；堆叠所述电容电阻阵列以及所述确优芯片，形成3D堆叠裸片；将所述3D堆叠裸片与多芯片封装单元与多芯片模组组成至一个系统级封装单元中。将大容量电容、电阻或电感等的高干扰元件及外围电路元件独立设置，成为3D堆叠裸片中的独立的一层，在SIP过程中能够简化布局和提升抗干扰设计，有效的节省了空间，提高了性能。
- 形成叠层封装结构的方法-201310028297.8
- 吕俊麟;刘明凯;吴凯强;杨青峰 - 台湾积体电路制造股份有限公司
- 2013-01-24 - 2017-11-03 - H01L21/98
- 一种方法，包括将半导体管芯附接在晶圆的第一面上，将第一顶部封装件附接在晶圆的第一面上以及将第二顶部封装件附接在晶圆的第一面上。方法进一步包括将封装层沉积在晶圆的第一面上方，其中，第一顶部封装件和第二顶部封装件嵌入到封装层中，对晶圆的第二面施加减薄工艺，将晶圆切割成多个芯片封装件以及将芯片封装件附接至衬底。本发明还提供了形成叠层封装结构的方法。
- 一种基于MCP封装形式的可重构算子阵列结构的规模扩展方法-201110403768.X
- 雍珊珊;王新安;蓝晶;吴承昊;龙晓波;高国华 - 北京大学深圳研究生院;南通富士通微电子股份有限公司
- 2011-12-06 - 2017-10-20 - H01L21/98
- 本发明公开了一种基于MCP封装形式的可重构算子阵列结构的规模扩展方法，所述方法即通过将多个可重构算子阵列结构芯片的临近IO相连，未连接IO引出，经过封装，从而形成更大规模的阵列结构芯片。步骤包括将多块可重构算子阵列结构芯片放在一块基板上，并使其固定；光刻，在所有芯片的IO处形成连接通孔，在需要连接的IO之间形成通道；蒸铝，填充IO的连接通孔以及IO之间的通道，形成第一层金属层；光刻，在需要连接出的IO处形成连接通孔；蒸铝，填充IO的连接通孔，露出电性端子；在每个电性端子处生长凸点，完成封装。本发明提供一种基于MCP封装形式的可重构算子阵列结构的规模扩展方法，使得同一种设计可适应不同规模的应用需求。
- 用于形成集成电路的方法-201210482667.0
- P·巴尔;S·若布洛;N·奥特利尔 - 意法半导体有限公司
- 2012-11-19 - 2017-08-11 - H01L21/98
- 本申请涉及用于形成集成电路的方法。具体地，一种用于形成集成电路的方法，包括步骤a)在第一半导体晶片的前表面中形成开口，开口的深度小于10μm并且将开口填充有传导材料；b)在前表面的有源区中形成部件的掺杂区域，在前表面上形成互连层，以及将支持互连层的表面进行平坦化；c)利用绝缘层覆盖第二半导体晶片的前表面，以及将涂敷有绝缘体的表面进行平坦化；d)将第二半导体晶片的涂敷有绝缘体的前表面施加抵靠在第一半导体晶片的支持互连层的前表面上，以获得在两个晶片之间的键合；e)从第二半导体晶片的后表面形成过孔，以到达第一半导体晶片的互连层；以及f)对第一半导体晶片进行减薄以到达填充有传导材料的开口。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
