“德卡技术股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]用于包括唯一标识符的封装体的正面封装级别序列化-CN201580045860.X有效
发明人： C.毕晓普;S.A.丹尼尔;C.M.斯坎伦 -专利权人： 德卡技术股份有限公司
申请日： 2015-08-26 - 公布日： 2020-06-30 - 主分类号： H01L21/56 文献下载
摘要：一种制造半导体器件的方法，该方法可包括提供多个半导体裸芯，其中每个半导体裸芯包括有源表面和与所述有源表面相对的背面。该方法可包括形成在所述晶片中的多个半导体裸芯中的每个的有源表面上方延伸的堆积互连结构，以及形成作为堆积互连结构中的层的一部分的用于多个半导体裸芯中的每个的唯一识别标记，同时形成所述堆积互连结构的层。堆积互连结构的层可包括用于多个半导体裸芯中的每个的唯一识别标记和用于半导体器件的功能性二者。每个唯一识别标记可传达其相应的半导体裸芯的唯一标识。该方法还可包括将多个半导体裸芯单片化成多个半导体器件。
用于包括唯一标识符封装正面级别序列

[发明专利]标记半导体封装的方法-CN201580069079.6有效
发明人： C.M.斯坎伦 -专利权人： 德卡技术股份有限公司
申请日： 2015-12-16 - 公布日： 2019-11-05 - 主分类号： H01L21/56 文献下载
摘要：本发明公开了一种制作半导体装置的方法，该方法可包括提供晶圆，该晶圆包括多个半导体晶粒，其中各半导体晶粒包括作用表面和与该作用表面相对的背侧。可用涂布机器将光敏层形成于该晶圆上方和该晶圆内的该多个半导体晶粒中的每一个的背侧上。可用数字曝光机器和显影剂在用于该多个半导体晶粒中的每一个的光敏层内形成识别标记，其中该识别标记的厚度小于或等于该光敏层的厚度的50％。该光敏层可被固化。可将该晶圆单切成多个半导体装置。
标记半导体封装方法

[发明专利]半导体器件和用于通过动态通孔剪切进行的板式封装的自适性图案化方法-CN201580033193.3有效
发明人： C.M.斯坎伦;C.毕晓普 -专利权人： 德卡技术股份有限公司
申请日： 2015-06-11 - 公布日： 2019-05-10 - 主分类号： H05K3/02 文献下载
摘要：本发明描述了一种半导体器件，以及通过动态通孔剪切而进行的用于板式封装的自适性图案化的方法。可形成面板，所述面板包括围绕多个半导体裸片设置的包封材料。可测量所述面板内的所述多个半导体裸片各自的实际位置。可形成重分布导电层(RDL)，所述重分布导电层包括与所述多个半导体裸片各自的所述实际位置对准的第一捕获焊盘。可形成多个第二捕获焊盘，所述多个第二捕获焊盘至少部分地设置在所述第一捕获焊盘上，且与所述多个半导体封装件各自的封装轮廓对准。可调整多个导电通孔的标称占位面积，以弥补每个半导体裸片与其对应封装轮廓之间的未对准。
半导体器件用于通过动态剪切进行板式封装图案方法

[发明专利]半导体器件和制造半导体器件的方法-CN201480008489.5有效
发明人： C.M.斯坎伦;T.L.奥尔森 -专利权人： 德卡技术股份有限公司
申请日： 2014-05-08 - 公布日： 2019-03-08 - 主分类号： H01L21/98 文献下载
摘要：本发明描述了一种半导体器件和制造半导体器件的方法。本发明提供了包括被切道分开的多个半导体芯片的嵌入式芯片板。通过化学镀工艺形成导电层，所述导电层包括设置在切道中的总线和联接到所述半导体芯片和总线的再分配层(RDL)。在所述导电层和嵌入式芯片板的上方形成绝缘层，所述绝缘层包括设置在所述半导体芯片的占地面积的外面导电层的上方的开口。通过将所述导电层用作电镀工艺的一部分在所述绝缘层中的开口中形成互连结构。在形成所述互连结构之后经由切道切割所述嵌入式芯片板以移除所述总线并且形成单个的扇出晶片级封装。
半导体器件制造方法

[发明专利]快速固化半导体聚合物层的两步法-CN201480051294.9有效
发明人： W.B.罗杰斯;W.G.M.范登霍克 -专利权人： 德卡技术股份有限公司
申请日： 2014-09-17 - 公布日： 2019-01-08 - 主分类号： H01L21/312 文献下载
摘要：本发明描述了一种半导体器件及制造所述半导体器件的方法。提供半导体裸片。在所述半导体裸片上形成聚合物层。在所述聚合物层中形成通孔。在第一工艺中使所述聚合物层交联。在第二工艺中使所述聚合物层热固化。所述聚合物层可包含聚苯并唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)或硅氧烷基聚合物。可通过UV烘烤使所述聚合物层的表面交联以在后续固化期间控制所述通孔的倾斜度。所述第二工艺还可包括使用传导加热、对流加热、红外加热或微波加热使所述聚合物层热固化。可通过以大于或等于10摄氏度/分钟的速率升高所述聚合物的温度，使所述聚合物层热固化，并且所述聚合物层可在小于或等于60分钟内完全固化。
快速固化半导体聚合物步法

[发明专利]半导体器件和用于板式封装的自适性图案化的方法-CN201380064057.1有效
发明人： C.M.斯坎伦;T.L.奥尔森 -专利权人： 德卡技术股份有限公司
申请日： 2013-11-04 - 公布日： 2018-06-26 - 主分类号： H01L21/98 文献下载
摘要：本发明描述一种用于制造基于面板的封装结构的自适性图案化方法和系统。提供多个半导体芯片，所述半导体芯片包括布置在每个半导体芯片的所述有源表面上方的铜柱。通过围绕所述多个半导体芯片中的每个布置密封剂来形成嵌入式芯片面板。测量所述嵌入式芯片面板内的每个半导体芯片的真实位置和旋转。形成单元特定图案以便与所述嵌入式芯片面板中的每个半导体芯片的所述真实位置对准。所述单元特定图案作为扇出结构布置在所述半导体芯片上方、所述密封剂上方并且耦合到所述铜柱。扇入再分布层(RDL)可以在每个半导体芯片的所述有源表面上方延伸，以使得在所述扇入RDL上方形成所述铜柱。所述单元特定图案可以直接耦合到所述铜柱。
半导体芯片铜柱嵌入式芯片真实位置密封剂图案化源表面图案半导体器件封装结构结构布置形成单元再分布层直接耦合板式耦合到扇出封装对准测量延伸制造

[发明专利]集成电路封装自动布线-CN201380033254.7有效
发明人： C.毕晓普;C.M.斯坎伦;T.L.奥尔森 -专利权人： 德卡技术股份有限公司
申请日： 2013-05-07 - 公布日： 2017-09-22 - 主分类号： H01L23/52 文献下载
摘要：本发明涉及使用自适应图案化方法形成半导体器件的多种途径，一些途径包括将半导体管芯单元置于载体元件上，计算第二组迹线的迹线几何形状，构造包含第一组迹线的预设层，以及根据计算的迹线几何形状构造所述第二组迹线。形成所述半导体器件还可以包括将所述第一组迹线的至少一条电连接到所述第二组迹线的至少一条，以及通过所述第一组迹线的所述至少一条和所述第二组迹线的所述至少一条将所述半导体管芯单元的至少一个接合焊盘电连接到目标焊盘。
集成电路封装自动布线

[发明专利]管芯向上的充分成型的扇出型晶片级封装-CN201280069322.0有效
发明人： C.斯坎兰 -专利权人： 德卡技术股份有限公司
申请日： 2012-12-28 - 公布日： 2017-06-13 - 主分类号： H01L21/50 文献下载
摘要：芯单元的前表面向上置于封装层上；在所述封装层的所述有源表面上将所述多个管芯单元封装，使封装物覆盖所述多个管芯单元中每个管芯单元的前表面和四个侧表面；以及通过所述前表面上的所述封装物，暴露将管芯接合焊盘电连接到再分布层的导电互连体。
管芯向上充分成型扇出型晶片封装

[发明专利]包括加厚的再分布层的半导体器件及其制造方法-CN201580020681.0在审
发明人： C.M.斯坎伦;C.毕晓普 -专利权人： 德卡技术股份有限公司
申请日： 2015-03-09 - 公布日： 2016-12-14 - 主分类号： H01L23/538 文献下载
摘要：本发明提供了一种制造半导体封装的方法，所述方法可包括在多个半导体管芯的有源表面上方形成多个厚再分布层(RDL)迹线，所述多个厚再分布层迹线电连接到所述多个半导体管芯上的接触焊盘；分割包括所述多个厚RDL迹线的所述多个半导体管芯；将分割的所述多个半导体管芯安装在临时载体的上方，其中所述多个半导体管芯的所述有源表面背离所述临时载体取向；将密封剂材料设置在所述多个半导体管芯中的每一者的所述有源表面和至少四个侧表面上方、所述多个厚RDL迹线上方以及所述临时载体上方；形成穿过所述密封剂材料的通孔，以相对于所述密封剂材料暴露所述多个加厚的RDL迹线中的至少一个迹线；移除所述临时载体，并分割所述多个半导体管芯。
包括加厚再分半导体器件及其制造方法

[发明专利]磁性密封的晶片电镀夹具系统和方法-CN201280075204.0在审
发明人： C.斯坎伦;F.阿尔达斯;K.布莱斯德尔;C.阿巴尼斯 -专利权人： 德卡技术股份有限公司
申请日： 2012-12-21 - 公布日： 2015-08-12 - 主分类号： C25D17/08 文献下载
摘要：本发明公开了一种晶片电镀夹具系统，其包括：电绝缘晶片电镀夹具基座，其具有不同深度的多个重叠凹腔，每个凹腔被配置为接纳不同尺寸的半导体晶片；以及导电盖板，其包括由支撑件环绕的中心开口，所述盖板包括环绕所述中心开口的导电体并且与所述晶片电镀夹具基座的所述重叠凹腔中的至少一个同心。
磁性密封晶片电镀夹具系统方法

1
共 10 条