[发明专利]用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法有效

申请号：	201610064126.4	申请日：	2016-01-29
公开（公告）号：	CN105529333B	公开（公告）日：	2019-08-13
发明（设计）人：	严舒瑶;熊伟;张可刚;陈华伦	申请（专利权）人：	上海华虹宏力半导体制造有限公司
主分类号：	H01L27/11563	分类号：	H01L27/11563;H01L27/11568
代理公司：	上海浦一知识产权代理有限公司 31211	代理人：	戴广志
地址：	201203 上海市浦东***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明公开了一种用于嵌入式SONOS存储器集成工艺的侧墙结构，SONOS区域侧墙两层构成，从下至上依次为：厚度为的氮化硅层，厚度为的氧化硅层，其中氮化硅层在栅多晶硅左右为L型。本发明还公开了一种用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法。本发明在保证逻辑区域实施工艺不变的同时，能有效降低SONOS器件的漏电，提高产品良率和可靠性。
搜索关键词：	用于嵌入式 sonos 存储器集成工艺结构制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法，其特征在于，包括如下步骤：步骤1.在定义好有源区区域之后进炉管生长SONOS区域的ONO层结构的栅氧化层；步骤2.用所述ONO层作为掩模版刻蚀掉SONOS区域以外的部分；步骤3.进入炉管生长逻辑区域的栅氧化层、多晶硅栅极并定义好多晶硅栅极位置，形成SONOS区域以及逻辑区域的器件；步骤4.进入炉管生长厚度为的SONOS区域的侧墙氧化层；进入炉管生长SONOS区域的侧墙膜层，从下往上的膜层分别为氮化硅层，氧化硅层；步骤5.通过侧墙刻蚀定义逻辑区域和SONOS区域的侧墙形貌。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201610064126.4/，转载请声明来源钻瓜专利网。

上一篇：一种具有垂直结构圆柱形导电沟道的场发射晶体管
下一篇：半导体装置

同类专利

一种电荷俘获型存储元件及其制备工艺-201510625657.1
发明人：闫小兵;李岩;李玉成 -专利权人：河北大学
申请日： 2015-09-28 - 公布日： 2019-11-08 - 主分类号： H01L27/11563
摘要：本发明公开了一种电荷俘获型存储元件及其制备工艺，该电荷俘获型存储元件，其结构为Si衬底/SiO₂隧穿层/Ga₂O₃层/Au电极；其中，所述SiO₂隧穿层为通过在Si衬底上沉积Ga₂O₃层后进行氧气退火而生成。其制备工艺步骤包括：（1）采用磁控溅射的方法在Si衬底上沉积Ga₂O₃层，形成Si衬底/Ga₂O₃层复合结构；（2）将Si衬底/Ga₂O₃层复合结构在氧气气氛中先由室温匀速升温至退火温度540‑720℃，然后保温3‑7分钟，再开始匀速速率降温至室温，由此形成Si衬底/SiO₂隧穿层/Ga₂O₃层复合结构；（3）在Si衬底/SiO₂隧穿层/Ga₂O₃层复合结构的Ga₂O₃层表面生长Au电极，得到结构为Si衬底/SiO₂隧穿层/Ga₂O₃层/Au电极的电荷俘获型存储元件。

一种提高SONOS有源区边角圆度的方法-201910659090.8
发明人：董立群;张强;刘政红;黄冠群 -专利权人：上海华力微电子有限公司
申请日： 2019-07-22 - 公布日： 2019-10-29 - 主分类号： H01L27/11563
摘要：本发明提供一种提高SONOS有源区边角圆度的方法：提供含有非选择管区域和选择管区域的SONOS半导体结构，选择管区域光刻胶打开为TUN区域；非选择管区域上具有光刻胶；去除选择管区域氧化层；去除非选择管区域上的光刻胶；在半导体结构的表面利用ISSG工艺形成一层牺牲氧化层之后再去除该牺牲氧化层；在半导体结构表面形成氧化层‑氮化层‑氧化层叠层。该方法可以保证逻辑器件不受影响的情况达到SONOS区AA边角圆度的目的，从而使ONO生长更加均匀，提高器件的可靠性。

半导体存储装置及其形成方法-201710180914.4
发明人：王嫈乔;冯立伟;何建廷;蔡综颖 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-03-24 - 公布日： 2019-10-18 - 主分类号： H01L27/11563
摘要：本发明公开一种半导体存储装置及其形成方法，该半导体存储装置包含基底、多个位线、栅极结构、侧壁层与第一间隙壁。基底包含存储区与周边区，多个位线是设置在基底上，并位于存储区内，而栅极结构则是设置在基底上，并位于周边区内。侧壁层覆盖多个位线与栅极结构的一侧壁。第一间隙壁则是设置在栅极结构的两侧，并覆盖在侧壁层上。

具有多个垂直沟道结构的三维存储器件-201811415269.0
发明人：南尚完;沈元補;赵志虎 -专利权人：三星电子株式会社
申请日： 2018-11-26 - 公布日： 2019-10-08 - 主分类号： H01L27/11563
摘要：本发明提供了一种具有多个垂直沟道结构的三维(3D)存储器件。所述三维存储器件包括：第一存储块、第二存储块和位线。所述第一存储块包括在相对于衬底的表面的垂直方向上延伸的第一垂直沟道结构。所述第二存储块包括在所述垂直方向上位于所述第一垂直沟道结构上的第二垂直沟道结构，以及沿第一水平方向延伸并在所述垂直方向上偏移的第一串选择线和第二串选择线。所述位线在所述第一存储块与所述第二存储块之间沿所述第一水平方向延伸，并且由所述第一存储块和所述第二存储块共享。所述第二存储块可以包括都连接到所述位线和所述第一串选择线并且具有彼此不同的阈值电压的第一串选择晶体管和第二串选择晶体管。

一种结合耐高压晶体管的电荷捕获型非易失存储器制作方法-201710272223.7
发明人：李妍;辻直樹;陈广龙 -专利权人：上海华力微电子有限公司
申请日： 2017-04-24 - 公布日： 2019-09-17 - 主分类号： H01L27/11563
摘要：一种结合耐高压晶体管的电荷捕获型非易失存储器制作方法，包括：在硅基衬底之有源区和浅沟槽隔离区沉积ONO层；在ONO层上沉积多晶硅层；在多晶硅层上沉积至少含氮化硅层的第一绝缘层；通过刻蚀形成控制栅，并去除存储区和外围区的多晶硅；在存储区之非控制区和外围区形成绝缘薄膜；在绝缘薄膜上沉积多晶硅；在多晶硅表面沉积包含氮化硅层的第二绝缘层；干法刻蚀第二绝缘层和多晶硅层以形成外围区栅极和存储区侧墙型栅极；透过第二绝缘层进行外围区离子注入；同步去除控制栅顶部之第一绝缘层的氮化硅层和外围区栅极顶部之第二绝缘层的氮化硅层。本发明兼容性好，既保证了外围电路要求的较高击穿电压，又不会对存储区产生损伤，且有效降低存储单元的面积。

一种提高SONOS器件读取电流的方法-201710140796.4
发明人：唐小亮;章晶;陈广龙 -专利权人：上海华力微电子有限公司
申请日： 2017-03-10 - 公布日： 2019-08-30 - 主分类号： H01L27/11563
摘要：本发明公开了一种提高SONOS器件读取电流的方法，包括：步骤S01：提供一硅衬底，对所述硅衬底进行阱注入，形成阱区；步骤S02：在所述阱区上方的硅衬底中形成阻挡层，以阻止阱区中的注入离子向沟道中扩散；步骤S03：对所述阻挡层上方的沟道进行阈值电压调整注入；步骤S04：在沟道对应的所述硅衬底上形成栅极结构，以及在栅极结构两侧的硅衬底中形成源极和漏极。利用阻挡层对阱区中注入离子的阻挡作用，可在后续的炉管高温作业中阻止阱区中的注入离子向沟道中扩散，因而减少了沟道中的杂质离子，阻止了阱区注入离子对沟道的不利影响，从而提升了沟道的迁移率，提高了SONOS器件的读取电流，最终提升了SONOS器件的性能。

用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法-201610064126.4
发明人：严舒瑶;熊伟;张可刚;陈华伦 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-01-29 - 公布日： 2019-08-13 - 主分类号： H01L27/11563
摘要：本发明公开了一种用于嵌入式SONOS存储器集成工艺的侧墙结构，SONOS区域侧墙两层构成，从下至上依次为：厚度为的氮化硅层，厚度为的氧化硅层，其中氮化硅层在栅多晶硅左右为L型。本发明还公开了一种用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法。本发明在保证逻辑区域实施工艺不变的同时，能有效降低SONOS器件的漏电，提高产品良率和可靠性。

一种硅基电荷俘获型存储器件及制备方法-201910196197.3
发明人：康利民;王一如;殷江 -专利权人：南京大学
申请日： 2019-03-15 - 公布日： 2019-07-23 - 主分类号： H01L27/11563
摘要：一种硅基电荷俘获型存储器件，在p‑Si衬底上依次为：SiO₂过渡层、隧穿层、电荷俘获介质层、阻挡层(介质)、栅电极，衬底还设有衬底电极；在衬底Si与隧穿层介质Al₂O₃间增加一层SiO₂过渡层；SiO₂过渡层厚度为0.1‑2.5nm；SiO₂过渡层厚度与隧穿介质Al₂O₃的厚度之和为2～6nm。SiO₂制备方法使用热氧化方法。利用SiO₂过渡层与Si衬底间较低的电子态密度可以减少Si/Al₂O₃界面的界面态密度从而达到提高硅基电荷俘获型存储器件可靠性的目的。

一种集成5伏器件和SONOS存储器的制造方法-201610985902.4
发明人：黄冠群;陈广龙;张强 -专利权人：上海华力微电子有限公司
申请日： 2016-11-09 - 公布日： 2019-07-23 - 主分类号： H01L27/11563
摘要：一种集成5伏器件和SONOS存储器的制造方法，包括：在形成5伏器件器件区域形成5伏器件栅极结构，在SONOS存储器区域形成存储单元栅极结构，5伏器件栅极结构包括依次形成在衬底上的栅极氧化层、栅极多晶硅层和第一氮化硅层；存储单元栅极结构包括依次形成在衬底上的ONO叠层、多晶硅层和第二氮化硅层；刻蚀ONO叠层的上层氧化层和氮化层；在5伏器件器件区域和SONOS存储器区域淀积氧化物层；刻蚀氧化物层从而在5伏器件栅极结构侧壁形成第一侧墙，在存储单元栅极结构侧壁形成第二侧墙；执行第一次湿法刻蚀去除包在第一氮化硅层和第二氮化硅层侧壁上的侧墙部分，分别形成第一缩小侧墙和第二缩小侧墙；执行第二次湿法刻蚀去除第一和第二氮化硅层。

用于嵌入式闪存的无氮化物间隔件或氧化物间隔件-201610720623.5
发明人：吴伟成;连瑞宗 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-25 - 公布日： 2019-07-19 - 主分类号： H01L27/11563
摘要：在一些实施例中，半导体衬底包括通过沟道区域彼此分隔开的第一源极/漏极区域和第二源极/漏极区域。该沟道区域包括邻近第一源极/漏极区域的第一部分和邻近第二源极/漏极区域的第二部分。选择栅极间隔在沟道区域的第一部分上方并且通过选择栅极电介质与沟道区域的第一部分分隔开。存储栅极间隔在沟道区域的第二部分上方并且通过电荷捕获介电结构与沟道区域的第二部分分隔开。电荷捕获介电结构在存储栅极旁边向上延伸以将选择栅极和存储栅极的相邻的侧壁彼此分隔开。氧化物间隔件或无氮化物间隔件布置在最靠近第二源极/漏极区域的电荷捕获介电结构的侧壁凹槽中。本发明的实施例还涉及用于嵌入式闪存的无氮化物间隔件或氧化物间隔件。

形成半导体装置的方法-201811541978.3
发明人： M·S·托鲁姆 -专利权人：美光科技公司
申请日： 2018-12-17 - 公布日： 2019-07-12 - 主分类号： H01L27/11563
摘要：本申请案涉及形成半导体装置的方法。在实例中，一种方法可包含：从结构移除材料以在所述结构中形成开口；将由移除所述材料产生的残余物暴露于酒精气体以形成挥发性化合物；以及通过蒸发移除所述挥发性化合物。所述结构可用在例如存储器装置的半导体装置中。

三维非易失性存储器件及其制造方法-201710218226.2
发明人：雷宇;陈后鹏;许震;宋志棠 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2017-04-05 - 公布日： 2019-06-28 - 主分类号： H01L27/11563
摘要：本发明提供一种三维非易失性存储器件及其制备方法，三维非易失性存储器件的制备方法包括如下步骤：1)提供一基板，于基板表面形成第一绝缘层和第一导电层交替叠置的第一叠层结构；2)于所述第一叠层结构的至少一侧形成与所述第一叠层结构平行间隔的第二叠层结构，所述第二叠层结构包括交替叠置的第二绝缘层和第二导电层，相邻的所述第一导电层与所述第二导电层位于不同的平面上；3)于所述第一叠层结构及所述第二叠层结构之间形成至少一个环形非易失材料层，所述环形非易失材料层与所述第一导电层及所述第二导电层相接触；4)于所述环形非易失材料层内侧形成一导电柱。本发明的三维非易失性存储器件具有存储密度高、存储单元串扰小等优点。

三维存储器-201910124420.3
发明人：胡斌;肖莉红 -专利权人：长江存储科技有限责任公司
申请日： 2019-02-19 - 公布日： 2019-06-14 - 主分类号： H01L27/11563
摘要：本发明提供一种三维存储器，包括：半导体结构，所述半导体结构具有衬底、位于衬底上的堆叠结构以及位于所述衬底中的第一源极线；穿过所述堆叠结构的第一沟道孔和第二沟道孔，所述第一沟道孔与所述第二沟道孔交替排列；位于所述第一沟道孔内的第一垂直沟道结构和位于所述第二沟道孔内的第二垂直沟道结构；第二源极线，形成于所述堆叠结构远离所述衬底的顶端；穿过所述第二源极线的第一插塞和第一隔离层；穿过所述第一源极线的第二插塞和第二隔离层。

垂直存储器件和制造其的方法-201510350640.X
发明人：郑元皙;姜昌锡;李敏镛;陈尚佑 -专利权人：三星电子株式会社
申请日： 2015-06-23 - 公布日： 2019-05-10 - 主分类号： H01L27/11563
摘要：公开了一种垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括基板、多个沟道、电荷存储结构、多个栅电极、第一半导体结构和保护层图案。基板包括第一区域和第二区域。多个沟道设置在第一区域中。多个沟道在实质上垂直于基板的顶表面的第一方向上延伸。电荷存储结构设置在每个沟道的侧壁上。多个栅电极布置在电荷存储结构的侧壁上且在第一方向上彼此间隔开。第一半导体结构设置在第二区域中。保护层图案覆盖第一半导体结构。保护层图案具有与最下面的栅电极的厚度实质上相同的厚度。

一种沟道孔中沟道层的形成方法-201710773886.7
发明人：郁赛华;王家友;吴关平;王秉国;吴俊;蒲浩;李磊 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-31 - 公布日： 2019-04-30 - 主分类号： H01L27/11563
摘要：本发明提供一种沟道孔中沟道层的形成方法，形成多晶硅的沟道层时，多晶硅的沉积工艺中，反应气体为硅烷时，反应炉内的温度范围为480℃‑550℃，压力范围为0.45T‑1T，在该工艺下，采用的温度较低，压力较大，使得反应炉内的气体量增加，进而使得在同一表面上气体密度均匀接近，从而，使得生长厚度均匀，改善器件的性能。

用于嵌入式闪存的双控制栅极间隔结构-201510768063.6
发明人：曾元泰;吴常明;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-11 - 公布日： 2019-04-23 - 主分类号： H01L27/11563
摘要：本公开涉及一种分离式栅极闪存单元。在一些实施中，分离式栅极闪存单元具有与半导体衬底通过栅极介电层分隔开的选择栅极。控制栅极布置在选择栅极的一侧上。电荷捕获层具有设置在选择栅极和控制栅极之间的垂直部分以及在控制栅极下方延伸的横向部分。第一控制栅极间隔件布置在电荷捕获层的横向部分上且沿着控制栅极的外侧壁连续延伸。第二控制栅极间隔件布置在电荷捕获层的横向部分上且沿着第一控制栅极间隔件的外侧壁延伸。第一和第二控制栅极间隔件的底表面与控制栅极的底表面大致共平面。本发明还提供了一种集成电路(IC)以及形成分离式栅极存储器件的方法。

半导体器件和制造半导体器件的方法-201410032835.5
发明人：塚本惠介;三原龙善 -专利权人：瑞萨电子株式会社
申请日： 2014-01-23 - 公布日： 2019-04-02 - 主分类号： H01L27/11563
摘要：在半导体衬底的存储器单元区域中形成非易失性存储器的存储器单元的控制栅极电极和存储器栅极电极，并且在外围电路区域中形成需栅极电极。然后在存储器单元区域中形成用于存储器单元的源极或者漏极的n⁺型半导体区域，并且在外围电路区域中形成用于MISFET的源极或者漏极的n⁺型半导体区域。然后在n⁺型半导体区域之上形成金属硅化物层，但是未在控制栅极电极、存储器栅极电极和栅极电极之上形成金属硅化物层。随后去除栅极电极并且替换为用于MISFET的栅极电极。然后在去除栅极电极并且将它替换为用于MISFET的栅极电极之后，在存储器栅极电极和控制栅极电极之上形成金属硅化物层。

一种3D NAND存储器件及其制造方法-201711058315.1
发明人：陈子琪;吴关平 -专利权人：长江存储科技有限责任公司
申请日： 2017-11-01 - 公布日： 2019-03-12 - 主分类号： H01L27/11563
摘要：本发明提供一种3D NAND存储器件制造方法，通过在衬底上的堆叠层中形成沟道孔的阵列，去除沟道孔两侧的部分堆叠层以及沟道孔内的部分电荷捕获层，形成隔离沟槽，在隔离沟槽中填充绝缘材料，形成隔离层。隔离层将堆叠层及沟道孔内的电荷捕获层分隔开，使电荷捕获层被分隔成两个部分，从而一个沟道孔能够形成两个存储单元，有效提高器件的存储密度，提高器件的集成度。

三维存储器以及形成三维存储器的方法-201811203267.5
发明人：王启光;靳磊;刘红涛 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-16 - 公布日： 2019-02-01 - 主分类号： H01L27/11563
摘要：本发明提供了一种三维存储器，包括设置于沟道孔内的存储器层，所述存储器层包括沿所述沟道孔外向内的方向依次设置的阻挡层和复合功能层，所述复合功能层包括电荷俘获部分和隧穿部分，所述电荷俘获部分和所述隧穿部分沿所述沟道孔外向内的方向依次布置；所述复合功能层是通过对电荷俘获层进行部分氧化得到，其中，所述电荷俘获层被氧化部分构成所述隧穿部分，所述电荷俘获层未被氧化部分构成所述电荷俘获部分。

垂直存储器件-201810600164.6
发明人：金光洙;金贤锡;洪淳爀;黄斗熙 -专利权人：三星电子株式会社
申请日： 2018-06-12 - 公布日： 2018-12-25 - 主分类号： H01L27/11563
摘要：一种垂直存储器件包括：栅极结构，包括堆叠在衬底上的多个栅电极层；多个沟道结构，穿过栅极结构并在垂直于衬底的上表面的方向上延伸；公共源极线，穿过栅极结构并在第一方向上延伸；金属线，在第一方向上在公共源极线之上延伸；以及多个连接部分，插置在金属线和公共源极线之间。

一种集成电路及形成集成电路的方法-201510245441.2
发明人：庄学理;吴伟成;高雅真;朱芳兰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-05-14 - 公布日： 2018-12-14 - 主分类号： H01L27/11563
摘要：本发明涉及具有低多晶硅电阻和高编程/擦除速度、利用替代栅极技术将非易失性存储器(NVM)嵌入HKMG集成电路中的结构和方法。在HKMG电路的替代栅极工艺之后，在NVM器件的顶面上方形成的硅化物层防止了接触件形成期间的多晶硅损坏，并且提供了低栅极电阻，从而提高了NVM器件的编程/擦除速度。本发明涉及HKMG技术中嵌入式闪存的双硅化物形成方法。

半导体器件及制造半导体器件的方法-201810374912.3
发明人：阿部真一郎 -专利权人：瑞萨电子株式会社
申请日： 2018-04-24 - 公布日： 2018-11-02 - 主分类号： H01L27/11563
摘要：构成存储单元的栅极绝缘膜的最上层的绝缘膜包含氧化硅膜，并且是添加金属或金属氧化物的层。绝缘膜的形成步骤包括以下步骤：形成氧化硅膜；以及通过溅射工艺将金属或金属氧化物以原子或分子状态添加到氧化硅膜上。金属的氧化物的介电常数高于氧化硅的介电常数，并且金属氧化物的介电常数高于氧化硅的介电常数。高K添加层因此用作构成存储单元的栅极绝缘膜的绝缘膜，从而可以保持阈值电压的高饱和水平同时减小驱动电压(用于擦除或写入的施加电压)，这带来存储单元的可靠性的提高。

半导体集成电路装置的制造方法及半导体集成电路装置-201580055293.6
发明人：谷口泰弘;川嶋泰彦;葛西秀男;樱井良多郎;品川裕;奥山幸祐 -专利权人：株式会社佛罗迪亚
申请日： 2015-10-06 - 公布日： 2018-10-23 - 主分类号： H01L27/11563
摘要：本发明提供半导体集成电路装置的制造方法及半导体集成电路装置，其中，由于在形成周边电路区域(ER2)的逻辑栅极(G5、G6)的光掩膜工序时，在存储器电路区域(ER1)中可以形成电隔离的第一选择栅极(G2a、G2b)和第二选择栅极(G3a、G3b)，因此即使形成可以独立控制的第一选择栅极(G2a、G2b)和第二选择栅极(G3a、G3b)的情况下，不需要在现有的仅加工存储器电路区域的专用光掩膜工序的基础上，额外增加仅加工存储器电路区域(ER1)的专用光掩膜工序，相应地能够降低制造成本。

一种SONOS器件中ONO结构的制造方法-201510547787.8
发明人：孙勤;江润峰 -专利权人：上海华力微电子有限公司
申请日： 2015-08-31 - 公布日： 2018-10-16 - 主分类号： H01L27/11563
摘要：本发明公开了一种SONOS器件中ONO结构的制造方法，首先采用低压氧化工艺在硅衬底上形成预设厚度的隧穿氧化层；接着对隧穿氧化层进行掺氮，且掺氮浓度随着隧穿氧化层的深度逐渐递减；然后在隧穿氧化层的上方形成用于存储电荷的氮化硅层；最后采用化学气相沉积工艺形成阻挡氧化层。本发明在隧穿氧化层中，由于掺氮浓度随着氧化层深度逐渐递减，因此使得整体隧穿氧化层能级也呈平缓递减，当器件处在写入状态时，由于能带在外电场下发生偏转，从而电子发生隧穿时通过的势垒区仍与普通SONOS器件相同，从而保证了擦写速度的要求。同时，在可靠性测试时，需要高温进行烘烤，由于梯度隧穿层的作用，电子逃逸更难以实现，从而保证了SONOS器件的数据保存能力。

半导体存储装置-201711020325.6
发明人：伊藤祥代;面高亚衣;织田达广 -专利权人：东芝存储器株式会社
申请日： 2017-10-27 - 公布日： 2018-09-25 - 主分类号： H01L27/11563
摘要：实施方式提供一种可靠性较高的半导体存储装置。实施方式的半导体存储装置具备基板、电路部、层叠体、至少1个柱状部件、元件分离部和至少1个第1支承部件。上述电路部设在上述基板上，具有配线层。上述层叠体设在上述电路部上，具有相互分离而被层叠、且在沿着上述基板的上表面的第1方向上延伸的多个电极膜。上述柱状部件与上述配线层接触，具有在上述层叠体内在上述多个电极膜的层叠方向上延伸的触头。上述元件分离部设在上述层叠体内，在上述第1方向及上述层叠方向上延伸。上述第1支承部件设在上述层叠体内，在上述层叠方向上延伸，位于与上述第1方向交叉且沿着上述基板的上表面的第2方向的上述元件分离部上。

半导体器件的形成方法-201510824825.X
发明人：吴亚贞;刘宪周 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-11-24 - 公布日： 2018-06-29 - 主分类号： H01L27/11563
摘要：一种半导体器件的形成方法，包括：提供有浅沟槽隔离结构、横跨浅沟槽隔离结构的条状栅极区的半导体衬底；在半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层、顶部介质材料层和保护材料层，隧穿介质材料层和顶部介质材料层的材料相同，捕获电荷材料层和保护材料层的材料相同；用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层，在栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层和残留顶部介质层；用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层，在栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层。所述方法避免在浅沟槽隔离结构顶部拐角处残留栅电极。

SONOS存储器栅极结构的制造方法-201710847308.3
发明人：邵国键;张可钢 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-09-19 - 公布日： 2018-03-23 - 主分类号： H01L27/11563
摘要：本发明公开了一种SONOS存储器栅极结构的制造方法，包括步骤步骤一、依次形成ONO层、多晶硅栅和顶部氧化层；步骤二、光刻定义出栅极结构的形成区域依次对顶部氧化层和多晶硅栅进行刻蚀；步骤三、依次沉积第一侧墙氧化层和第二侧墙氮化层；步骤四、采用全面刻蚀工艺依次对第二侧墙氮化层、第一侧墙氧化层和ONO层进行刻蚀，自对准形成的侧墙结构和位于多晶硅栅和所述侧墙结构的底部的ONO层。本发明能提高器件的可靠性，还能节约工艺成本。

记忆元件的制造方法-201410299806.5
发明人：李智雄;李建颖;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2014-06-27 - 公布日： 2018-02-13 - 主分类号： H01L27/11563
摘要：本发明是有关于一种记忆元件的制造方法，包括在第一区与第二区的基底上形成堆叠层,堆叠层包括储存层、第一导体层以及第一罩幕层。将堆叠层图案化，以形成多个第一图案化的堆叠层。第一图案化的堆叠层沿着第一方向延伸，从第一区延伸到第二区。每一第一图案化的堆叠层两侧分别具有开口。在基底上形成填充层，填充层填入开口中。在基底的第一区上形成第二罩幕层，第二罩幕层未覆盖第二区的填充层。以第二罩幕层以及填充层为罩幕，移除第二区的第一图案化的堆叠层以及部分基底，以在第二区的基底中形成多个沟渠。

一种抗辐照EEPROM的制造方法-201410652874.5
发明人：杨冰;奚鹏程 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2014-11-17 - 公布日： 2017-12-08 - 主分类号： H01L27/11563
摘要：本发明提供一种抗辐照EEPROM的制造方法，存储器包含器件存储单元和外围电路的高、低压晶体管，其特征在于，各器件的源、漏极形成之前的制造方法有别于普通制造方法将用于存储单元中浮栅极与控制栅极之间隔离的介质ONO层，同时作为外围电路的高、低压晶体管栅极的侧墙，即改变高、低压晶体管栅极侧墙材质，由普通制造方法中的氧化硅膜换成氧化硅和氮化硅复合膜。本发明方法充分利用现有的普通制造方法，不增加额外的工艺步骤，仅通过调整外围电路中低压晶体管的栅氧化生长次序，达到既保证所涉及的高、低压晶体管器件的结构和电性能不变，又提高了器件的抗辐射性能，从而提升其整个EEPROM的抗辐射性能。本发明方法适应批量生产。

3D闪存沟道的制造方法-201510174637.7
发明人：唐兆云 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2015-04-10 - 公布日： 2017-12-08 - 主分类号： H01L27/11563
摘要：本发明提出了一种3D闪存沟道的制造方法，在形成第一沟道介质层和沟道硅后，刻蚀减薄第一沟道介质层暴露出沟道硅的侧壁，接着在沟道硅的侧壁形成侧墙，并且侧墙的厚度大于第一沟道介质层的宽度，从而在后续进行刻蚀时由侧墙保护第一沟道介质层不被过刻蚀，避免第一沟道介质层过刻蚀引起的性能下降等问题，并且相比于现有技术还能够减少刻蚀光罩的使用，有利于进行大量生产。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法有效

专利文献下载