[发明专利]用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法

说明书

本发明公开了一种用于嵌入式SONOS存储器集成工艺的侧墙结构，SONOS区域侧墙两层构成，从下至上依次为：厚度为的氮化硅层，厚度为的氧化硅层，其中氮化硅层在栅多晶硅左右为L型。本发明还公开了一种用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法。本发明在保证逻辑区域实施工艺不变的同时，能有效降低SONOS器件的漏电，提高产品良率和可靠性。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种用于嵌入式SONOS(闪存存储器)存储器集成工艺的侧墙结构制造方法。

背景技术

结合图1所示，在嵌入式SONOS工艺开发中，由于需要同时兼顾逻辑区域和SONOS区域，因此现有的制造工艺会面临一些新的挑战。尤其是在侧墙刻蚀工艺中，SONOS区域比逻辑区域的侧墙膜层要复杂。图1中，1为硅衬底，2为SONOS区域的ONO(氧化层/氮化层/氧化层)结构的栅氧化层，3为SONOS区域的栅极、4为逻辑区域的栅氧化层、5为逻辑区域的侧墙氧化层、6为SONOS区域的侧墙氧化层、7为由氧化硅-氮化硅-氧化硅膜层组成的SONOS区域侧墙、8为SONOS区域的金属接触孔、9为逻辑区域、10为SONOS区域。其中，ONO结构的栅氧化层2，由下自上依次为约的氧化硅、约的氮化硅和约的氧化硅。SONOS区域的侧墙氧化层6采用热氧生长，为厚度约SONOS区域侧墙7由下至上依次为约的氧化硅、约氮化硅和约的氧化硅。逻辑区域的栅极侧墙11，其最下层的氧化硅厚度约采用化学沉积生成。

传统的刻蚀工艺很难使两个区域达到平衡。以下是传统工艺存在的几大问题：

1.传统的刻蚀工艺会造成侧墙刻蚀之后有ONO膜层2中的氮化硅残留使SONOS区域的金属接触孔8无法刻通导致低良率的问题。调整刻蚀工艺也很难平衡逻辑区域和SONOS区域。如果针对逻辑区域不产生过量刻蚀，则SONOS区域的ONO膜层2会有Sin(氮化硅)残留。如果针对SONOS区域Sin刻蚀干净，则逻辑区域表面硅损失量过多，导致逻辑区域器件的结深和漏电都变差。

2.侧墙刻蚀后ONO膜层2的Sin残留会导致SONOS器件可靠性变差。

3.SONOS器件在高电压操作下存在较大的栅致漏极漏电(GIDL)，使得相关的泵电路电压不够不能正常工作。

发明内容

本发明要解决的技术问题是提供一种用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法，在保证逻辑区域实施工艺不变的同时，能有效降低SONOS器件的漏电，提高产品良率和可靠性。

为解决上述技术问题，本发明的用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法，包括如下步骤：

步骤1.在定义好有源区区域之后进炉管长ONO层；

步骤2.用所述ONO层作为掩模版刻蚀掉SONOS区域以外的部分；

步骤3.进入炉管生长逻辑区域的栅氧化层、多晶硅栅极并定义好多晶硅栅极位置(如图1中4的位置)，形成SONOS区域以及Logic区域的器件；

步骤4.进入炉管生长厚度为的SONOS区域的侧墙氧化层；进入炉管生长SONOS区域的侧墙膜层，从下往上的膜层分别为氮化硅层，氧化硅层；

步骤5.通过侧墙刻蚀定义逻辑区域和SONOS区域的侧墙形貌。

本发明在不改变SONOS区域侧墙总厚度的前提下，通过简化SONOS区域侧墙膜层和改变逻辑区域的侧墙生长方式，不仅可以有效平衡逻辑区域与SONOS区域的刻蚀工艺窗口，更重要的是可以降低SONOS器件在高压差操作下产生的栅致漏极漏电(GIDL)，同时提升器件可靠性。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的逻辑区域和SONOS区域结构剖面图；