[发明专利]一种浮栅及其制作方法有效
| 申请号： | 201410836980.9 | 申请日： | 2014-12-24 |
| 公开（公告）号： | CN105789035B | 公开（公告）日： | 2019-03-26 |
| 发明（设计）人： | 刘钊;熊涛;许毅胜;舒清明 | 申请（专利权）人： | 上海格易电子有限公司;北京兆易创新科技股份有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L29/423;H01L27/11521 |
| 代理公司： | 北京品源专利代理有限公司 11332 | 代理人： | 胡彬;邓猛烈 |
| 地址： | 201203 上海市浦东新区张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体制造技术领域，尤其涉及一种浮栅及其制作方法。该制作方法可以包括：提供衬底，并在衬底上依次形成浅沟槽氧化层和浮栅层；对浮栅层进行化学机械研磨处理，以去除浅沟槽氧化层上的浮栅；对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层；对浅沟槽氧化层进行刻蚀处理，并在刻蚀处理后的浅沟槽氧化层和具有稳定表面织构的浮栅层上形成绝缘层；在绝缘层上形成控制栅层。该方法通过去除浮栅表面因为化学机械研磨而产生的表面缺陷，提高了浮栅层的表面稳定性，即提高了浮栅上表面层的激活能，使随后形成的绝缘层可以与浮栅层有良好的接触，改善了浮栅器件的电子保持性，提高了浮栅器件的质量。 | ||
| 搜索关键词： | 一种 及其 制作方法 | ||
【主权项】：
1.一种浮栅的制作方法，其特征在于，包括：提供衬底，并在所述衬底上依次形成浅沟槽氧化层和浮栅层；对所述浮栅层进行化学机械研磨处理，以去除浅沟槽氧化层上的浮栅；对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层；对所述浅沟槽氧化层进行刻蚀处理，并在刻蚀处理后的浅沟槽氧化层和具有稳定表面织构的浮栅层上形成绝缘层；在所述绝缘层上形成控制栅层；所述具有稳定表面织构的浮栅层的表面形成有台阶状结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海格易电子有限公司;北京兆易创新科技股份有限公司，未经上海格易电子有限公司;北京兆易创新科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410836980.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种3维分离栅沟槽电荷存储型IGBT的制备方法-201910777448.7
- 张金平;王康;罗君轶;刘竞秀;李泽宏;张波 - 电子科技大学
- 2019-08-22 - 2019-11-12 - H01L21/28
- 本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及一种3维分离栅沟槽电荷存储型IGBT的制备方法。本发明在传统工艺方法的基础上调节掩模板的开口形状及后续的光刻、刻蚀、氧化，淀积多晶等步骤使第一分离栅结构与第二分离栅结构同时形成，其余与传统3维分离栅沟槽电荷存储型IGBT的工艺步骤相同，解决了传统工艺制造分离栅结构工艺复杂、难度大，且第一分离栅结构与第二分离栅结构的一致性不易控制等问题，减小了工艺制造成本，有利于3维分离栅沟槽电荷存储型IGBT的量产与推广，且制造方法与传统工艺制造方法相兼容同时由于第一沟槽与第二沟槽是同时形成，减少氧化所带来的的热过程，降低了热过程对P型基区及N型电荷存储层离子注入后浓度分布的影响。
- 半导体结构的形成方法-201510125951.6
- 何永根;禹国宾 - 中芯国际集成电路制造(上海)有限公司
- 2015-03-20 - 2019-11-05 - H01L21/28
- 一种半导体结构的形成方法，包括：提供基底；采用氧化处理在所述基底表面形成界面材料层；对所述界面材料层进行含氧氛围下的退火处理形成界面层，所述退火处理的温度高于所述氧化工艺的温度；在所述界面层表面形成介质层。采用上述方法可以提高形成的半导体结构中界面层的质量。
- 半导体结构和CMOS晶体管的形成方法-201510870357.X
- 张海洋;张城龙;纪世良 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-01 - 2019-11-05 - H01L21/28
- 本发明提供了一种半导体结构的形成方法和一种CMOS晶体管的形成方法。所述半导体结构的形成方法包括：提供基底以及位于所述基底上的伪栅结构，所述伪栅结构包括栅介质层、伪栅电极和侧墙；去除所述伪栅电极，形成暴露出所述栅介质层的凹槽；形成栅电极材料层，所述栅电极材料层填充满所述凹槽并覆盖所述基底的表面；采用化学机械研磨工艺去除所述凹槽外的栅电极材料层，剩余在所述凹槽内的栅电极材料层构成栅电极层，且在所述化学机械研磨工艺去除所述凹槽外的栅电极材料层时，在所述基底的外围区域形成栅电极材料残余层；对所述基底的外围区域进行斜边刻蚀处理，去除所述栅电极材料残余层。本发明形成的半导体结构良率高。
- 半导体器件的形成方法-201610424879.1
- 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-06-15 - 2019-11-05 - H01L21/28
- 一种半导体器件的形成方法，包括：提供基底；在所述基底上形成高k栅介质层；在所述高k栅介质层上形成盖帽层，所述盖帽层中含有氧离子；在所述盖帽层上形成含有铝离子的吸附层；对所述吸附层、盖帽层以及高k栅介质层进行退火处理，所述退火处理适于使所述盖帽层中氧离子向所述高k栅介质层内扩散，且在所述退火处理过程中所述吸附层吸附所述氧离子；在进行所述退火处理之后，去除所述吸附层；在所述高k栅介质层上形成金属层。本发明不仅提高了高k栅介质层的性能，还提高了界面层的致密度，且还避免基底被过度氧化，提高了形成的半导体器件的电学性能。
- 一种高精度微纳尺寸二维材料电极制备方法-201710999967.9
- 吴幸;夏银;徐何军 - 华东师范大学
- 2017-10-24 - 2019-11-05 - H01L21/28
- 本发明公开了一种高精度微纳尺寸二维材料电极制备方法，该方法的步骤：将二维材料转移至带预置电极的硅衬底；将其放在显微镜下观察拍照；在图像处理软件上进行图像处理后；在版图软件中打开，根据要求画上电极；通过电子束曝光制得电极。本发明成本低、效率高；而且根据不同要求在版图处理软件上画上不同电极图形，高效地控制电极尺寸和形状，适用范围广。
- 带温度检测的功率半导体器件及其制作方法-201610194923.4
- 吴海平;肖秀光;黄宝伟 - 比亚迪股份有限公司
- 2016-03-31 - 2019-11-05 - H01L21/28
- 本发明提出了一种带温度检测的功率半导体器件，通过在第一导电类型衬底的正面形成有相互连接的第一金属区和第二金属区，且所述第一金属区和第二金属区在相同的温度下可以产生不同的感应电势，当需要进行温度检测时，只需要将从第一金属区引出的第一金属电极和从第二金属区引出的第二金属电极与外部电流检测元件连接形成回路，通过检测回路中的电流即可检测功率半导体器件的温度，根据本发明实施例中的功率半导体器件，热量的传递无需通过功率器件到传导介质再到温度检测元件的热传导路径，能够更准确的检测功率半导体器件的温度。
- 用引导过孔来接触紧密间距的导电层的方法和结构-201380078101.4
- R·E·申克尔;E·N·谭 - 英特尔公司
- 2013-08-21 - 2019-11-05 - H01L21/28
- 一种装置包括：电路衬底；第一互连层和第二互连层，所述第一互连层位于所述衬底上的第一平面内，所述第二互连层位于所述衬底上的不同的第二平面内；以及硬掩模层，所述硬掩模层将所述第一互连层与所述第二互连层分隔开，其中，所述硬掩模层包括交替的引导段和过孔引导部，所述交替的引导段包括不同的硬掩模材料。一种方法包括：在集成电路结构上形成电介质层；在所述电介质层中形成具有互连线的第一互连层；在所述电介质层的表面上形成硬掩模层，所述硬掩模层包括交替的硬掩模材料，所述交替的硬掩模材料在所述互连线之上形成引导段；在所述引导段中的一个引导段内形成过孔引导部；以及在所述硬掩模引导层之上形成第二互连层，通过所述过孔引导部将所述第二互连层电连接到所述互连线的其中之一。
- 降低源极和漏极电阻的结构和方法-201410654361.8
- 鲍宇;周军;朱亚丹;曾真 - 上海华力微电子有限公司
- 2014-11-17 - 2019-11-01 - H01L21/28
- 本发明公开了降低源漏极电阻的方法。通过该方法可有效降低源极和漏极区电阻。该方法包括：在衬底上形成的栅极、源极和漏极区和侧墙；在所述侧墙外侧形成第一侧墙硬掩膜；在所述源极和漏极区上形成半导体层；在所述第一侧墙硬掩膜外侧形成第二侧墙硬掩膜；将所述第二侧墙硬掩膜作为掩膜层刻蚀所述半导体层；去除所述第一侧墙硬掩膜和第二侧墙硬掩膜，从而在所述源极和漏极区上形成与所述栅极分离的凸起结构。
- 半导体器件及其形成方法-201610192692.3
- 邓国贵;邢滨;贺开庭;张强;郝静安 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-03-30 - 2019-11-01 - H01L21/28
- 一种半导体器件及其形成方法，方法包括：提供基底，所述基底包括器件区和对准区，所述器件区的基底表面具有器件栅极结构，所述对准区的基底表面具有第三栅极结构；在所述器件栅极结构侧壁形成侧墙的同时，在第三栅极结构的顶部表面形成保护层；形成覆盖器件栅极结构、第三栅极结构和保护层的层间介质层；平坦化所述层间介质层直至暴露出器件栅极结构的顶部表面，且第三栅极结构的顶部表面至少保留部分厚度的保护层；以所述保护层为掩膜去除器件栅极结构。所述方法提高了对准区对位标记的对比度。
- 半导体装置及其制造方法-201610379443.5
- 李勇 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2016-06-01 - 2019-11-01 - H01L21/28
- 本发明公开了一种半导体装置及其制造方法。该方法包括：提供衬底结构，其包括衬底以及形成在衬底上的层间电介质层，层间电介质层包括用于半导体装置的多个沟槽，该多个沟槽在其底部处露出衬底的部分表面，该多个沟槽至少包括分别用于在其中形成第一晶体管、第二晶体管和第三晶体管的栅极结构的第一沟槽、第二沟槽和第三沟槽；在多个沟槽的底部的衬底表面上形成界面层；在界面层上以及在多个沟槽的侧壁上形成高k电介质层；在第三沟槽的高k电介质层上形成第一PMOS功函数调节层；在多个沟槽中形成第二PMOS功函数调节层；在多个沟槽中形成NMOS功函数调节层；以及在多个沟槽中形成阻挡层和在阻挡层上的金属电极层。
- 自对准接触制造方法-201410585105.8
- 秦长亮;殷华湘;李俊峰;赵超 - 中国科学院微电子研究所
- 2014-10-27 - 2019-10-29 - H01L21/28
- 一种自对准接触制造方法，包括：在衬底上的层间介质层中形成金属栅极以及金属栅极两侧的栅极侧墙；自对准刻蚀，去除层间介质层，露出栅极侧墙和源漏极区域；形成接触金属层，覆盖衬底的源漏极区域和金属栅极顶部、以及栅极侧墙侧壁；以及平坦化接触金属层，直至暴露栅极侧墙顶部。依照本发明的自对准接触制造方法，不对金属栅极凹陷而是直接在其顶部形成保护层，能有效适当放宽关键尺寸和重叠大小的限制，提高了对工艺波动的稳定性和器件可靠性，降低了制造成本和工艺难度。
- 氧化铪薄膜的制造方法-201910676281.5
- 郑凯仁;贺婷 - 上海华力集成电路制造有限公司
- 2019-07-25 - 2019-10-25 - H01L21/28
- 本发明公开了一种氧化铪薄膜的制造方法，包括步骤：步骤一、对半导体衬底进行第一次表面处理并在半导体衬底上形成羟基分布；步骤二、将半导体衬底放置到氧化铪薄膜生长腔体中，进行在位的第二次表面处理，利用第二次表面处理为在位处理的特点使半导体衬底上的羟基分布均匀；步骤三、进行氧化铪薄膜生长。本发明能改善氧化铪薄膜的均匀性，当氧化铪薄膜作为栅介质层时能降低栅极漏电。
- 金属栅极的制造方法及半导体器件-201910676283.4
- 杨明仑 - 上海华力集成电路制造有限公司
- 2019-07-25 - 2019-10-25 - H01L21/28
- 本发明涉及金属栅极的制造方法及一半导体器件，涉及半导体集成电路制造技术，在金属栅极的制造过程中，通过在对金属层进行平坦化工艺后，增加对金属层利用微波热处理进行热氧化工艺，以使在金属层的裸露表面上形成一层金属氧化层，该层金属氧化层不仅可阻止空气中的氧气进入金属电极的主体金属层而使主体金属层继续氧化，对应的具有金属氧化层厚度一致，金属电极的接触电阻一致，进而器件的一致性好的优点；且可阻止金属电极的主体金属层向上扩散的路径，对应的具有可增强栅极控制能力的优点。
- 一种半导体器件的制造方法和电子装置-201410226155.7
- 朱普磊;蒋莉;李先涛 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-26 - 2019-10-25 - H01L21/28
- 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，包括去除第二栅极的一部分以使第二栅极低于层间介电层的步骤，因此，在对栅极金属层进行CMP的过程中，位于第二栅极上方的栅极金属层、第一功函数金属层以及硬掩膜层可以对第二栅极进行保护，避免对第二栅极的过抛光，保证第二栅极的高度，从而提高半导体器件的性能和良率。本发明的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
- 用于改善FINFET效能的栅极裙氧化及其制造方法-201910112056.9
- 高群;C·纳萨尔;S·克里夏纳穆尔特伊;都米葛·安东尼奥·费瑞尔·路毕;J·斯波勒;S·西迪基;B·鲍默特;A·扎因丁;刘金平;李泰正;L·潘蒂萨诺;H·拉扎尔;臧辉 - 格芯公司
- 2019-02-13 - 2019-10-18 - H01L21/28
- 本发明涉及用于改善FINFET效能的栅极裙氧化及其制造方法，提供一种用于控制在FinFET装置内的栅极长度以提高功率效能的方法以及所产生的装置。数个具体实施例包括：形成在多个鳍片上方延伸的垂直栅极；沉积各自的氧化物层于该垂直栅极与该多个鳍片的各自的交叉点处形成的多个裙区上方；以及氧化各个氧化物层以形成多个氧化栅极裙。
- 一种降低氢终端金刚石欧姆接触电阻的方法-201910590637.3
- 李成明;原晓芦;郑宇亭;黄亚博;刘金龙;魏俊俊;陈良贤 - 北京科技大学
- 2019-07-02 - 2019-10-11 - H01L21/28
- 一种降低氢终端金刚石欧姆接触电阻的方法，属于金刚石电子器件领域。本发明采用微波等离子体化学气相沉积，以甲烷、氢气为反应气体，在单晶金刚石衬底上外延一层金刚石薄膜，随后在氢等离子体氛围中处理，使金刚石表面形成氢终端，之后放置于大气环境中。然后根据线性传输模型，进行光刻工艺，调节飞秒激光器，使激光聚焦在样品表面以下1μm范围内，调整激光照射功率、频率范围、扫描周期，在氢终端金刚石亚表层产生石墨相。最后采用电子束蒸镀、热蒸镀或磁控溅射制备金属电极，之后进行快速退火处理，最终制得测试所需的欧姆电极图案。本发明方法结合了石墨的高电导性来降低金属与金刚石间的接触电阻，从而改善了金刚石基电子器件的欧姆接触特性。
- 一种高电子迁移率晶体管T型栅的制作方法-201611237056.4
- 孔欣 - 成都海威华芯科技有限公司
- 2016-12-28 - 2019-10-11 - H01L21/28
- 本发明提供一种高电子迁移率晶体管T型栅的制作方法，包括以下步骤：S1、在晶体管表面生长Si3N4介质钝化层；S2、在介质钝化层上均匀涂抹高光感正胶并进行烘烤；S3、采用步进式曝光方式对高光感正胶进行曝光显影形成栅槽刻蚀窗口，并进行烘烤；S4、刻蚀介质钝化层形成栅槽，并去除高光感正胶；S5、在晶体管表面均匀涂抹负胶，对负胶进行光刻形成栅帽线条；S6、蒸发栅金属并剥离形成栅极。本发明采用步进式曝光、缩胶工艺及ICP‑RIE刻蚀来调节目标线条的特征尺寸，可以灵活制作特征尺寸为0.1‑0.5μm的栅线条，与电子束曝光方式相比，生产效率大大提升，适用于批量生产。
- 半导体装置的制造方法、基板处理装置和记录介质-201910173232.X
- 出贝求 - 株式会社国际电气
- 2019-03-07 - 2019-10-08 - H01L21/28
- 本发明提供一种半导体装置的制造方法、基板处理装置和记录介质，能够实现对高介电常数的膜进行高精度处理。本发明的半导体装置的制造方法包括：(a)氟化工序，对于露出金属氧化膜的基板供给含氟气体，将所述金属氧化膜氟化，形成氟化金属膜；和(b)挥发工序，对于形成了所述氟化金属膜的基板供给含氯气体，将所述氟化金属膜氯化并使其挥发。
- 铁电存储器设备-201480034917.1
- F.多明古斯多斯桑托斯;T.兰努泽尔 - 阿肯马法国公司
- 2014-04-16 - 2019-10-08 - H01L21/28
- 本发明涉及一种铁电存储器设备，其包括：包含铁电聚合物的至少一层，以及在所述层两侧的至少两个电极，所述铁电聚合物具有通式P(VDF‑X‑Y)，其中VDF表示偏二氟乙烯的基元，X表示三氟乙烯或四氟乙烯的基元，并且Y表示源自第三单体的基元，在聚合物中基元Y的摩尔比例小于或等于6.5%。
- 半导体装置的制造方法-201610827162.1
- 中田和成;寺崎芳明;砂本昌利 - 三菱电机株式会社
- 2016-09-14 - 2019-09-27 - H01L21/28
- 得到一种半导体装置的制造方法，该半导体装置的制造方法能够抑制晶片翘曲，削减制造成本，得到导电性高的Ni膜。在具有彼此相对的第1及第2主面的半导体衬底(1)的第1主面形成第1主电极(9)。在半导体衬底(1)的第2主面形成第2主电极(13)。进行表面活性化处理，该表面活性化处理是对第1及第2主电极(9、13)的表面进行活性化。进行表面清洁化处理，该表面清洁化处理是对第1及第2主电极(9、13)的表面进行清洁化。在表面活性化处理及表面清洁化处理之后，通过湿式成膜法而在第1及第2主电极(9、13)之上分别同时形成含有大于或等于2％的晶体性Ni的第1及第2Ni膜(14、15)。
- 一种半导体器件及其制造方法、电子装置-201510340966.4
- 赵杰;肖莉红 - 中芯国际集成电路制造（上海）有限公司
- 2015-06-18 - 2019-09-27 - H01L21/28
- 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在其上形成有伪栅极结构；在半导体衬底上形成层间介电层，以填充伪栅极结构之间的间隙；去除伪栅极结构，形成沟槽；实施第一预处理，以改善沟槽的侧壁和底部表面状况；在沟槽底部形成界面层，并实施第二预处理，以改善界面层的表面特性；在沟槽的侧壁和界面层的顶部形成高k介电层；在高k介电层上形成覆盖层，其中，形成覆盖层之前，还包括实施第三预处理的步骤，以提升高k介电层的质量，形成覆盖层之后，还包括实施第四预处理的步骤，将氧驱入高k介电层中以减少氧空位缺陷。根据本发明，可以明显改善形成的界面层和高k介电层的质量，提升器件的可靠性。
- 一种半导体器件的制造方法-201510943662.7
- 韩秋华;郑喆 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2015-12-15 - 2019-09-27 - H01L21/28
- 本发明的半导体器件的制造方法包括：提供半导体衬底，所述半导体衬底上形成有用于形成N型金属栅极的第一伪栅极和用于形成P型金属栅极的第二伪栅极，所述半导体衬底上还形成有包围所述第一伪栅极和所述第二伪栅极的层间介电层；去除所述第一伪栅极和所述第二伪栅极中的一个以形成第一填充开口，并在所述第一填充开口内形成第一金属栅极；在所述第一金属栅极上形成第一硬掩膜层和第二硬掩膜层，所述第一硬掩膜层为易于被等离子体去除的多孔聚合物层；以所述第一硬掩膜层和第二硬掩膜层为掩膜，去除所述第一伪栅极和所述第二伪栅极中的另一个以形成第二填充开口，并去除所述第一硬掩膜层和第二硬掩膜层；在所述第二填充开口内形成第二金属栅极。
- 具有自对准源极接触和漏极接触的晶体管及其制造方法-201511017723.3
- J·H·张 - 意法半导体公司
- 2015-12-29 - 2019-09-27 - H01L21/28
- 本发明涉及具有自对准源极接触和漏极接触的晶体管及其制造方法。一种晶体管包括有源区，该有源区由衬底支撑并且具有源极区、沟道区和漏极区。栅叠层在该沟道区之上延伸，并且第一侧壁包围该栅叠层。分别在该有源区的该源极区和该漏极区之上邻近该第一侧壁提供升高的源极区和升高的漏极区。第二侧壁周向地包围该升高的源极区和该升高的漏极区中的每一者。该第二侧壁在该升高的源极区和该升高的漏极区的顶表面上方延伸以限定由该第一侧壁和该第二侧壁横向地界定的多个区。导电材料填充这些区以分别形成到该升高的源极区和该升高的漏极区的源极接触和漏极接触。
- 改善半导体器件性能的方法-201610293059.3
- 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-05-05 - 2019-09-27 - H01L21/28
- 一种改善半导体器件性能的方法，包括：提供基底，所述基底表面形成有栅极结构；形成覆盖所述栅极结构侧壁表面的第一侧墙；在所述第一侧墙两侧的基底内形成源漏掺杂区；在形成所述源漏掺杂区之后，刻蚀去除所述第一侧墙，暴露出栅极结构侧壁表面；在所述暴露出的栅极结构侧壁表面形成第二侧墙，所述第二侧墙的材料的相对介电常数小于第一侧墙的材料的相对介电常数；形成覆盖所述源漏掺杂区以及第二侧墙的层间介质层。本发明位于栅极结构侧壁表面的第二侧墙的材料具有低k，且避免了形成源漏掺杂区的工艺对第二侧墙造成损伤，使得第二侧墙的材料性能稳定，从而形成的半导体器件的运行速率。
- 一种石墨烯/金属复合电极的碳纳米管器件的互连方法-201611130639.7
- 周文利;朱宇;陈昌盛;王耘波;高俊雄 - 华中科技大学
- 2016-12-09 - 2019-09-24 - H01L21/28
- 本发明公开了一种石墨烯/金属复合电极的碳纳米管器件的互连方法，包括以下步骤：在衬底上设计并制备预图形化的金属薄膜电极；在图形化的金属薄膜电极之间装配碳纳米管；使与金属薄膜电极接触的碳纳米管两端被金属原子刻蚀，形成缺陷；使碳源分子被金属原子催化分解；使石墨烯与碳纳米管两端通过共价成键实现互连。本发明实现了石墨烯与指定碳纳米管特定位置，即对应电极之间的碳纳米管两端的共价连接，这不同于之前石墨烯与碳纳米管间随机的连接。载流子能够在石墨烯与碳纳米管之间良好地输运，降低了石墨烯与碳纳米管的接触电阻，降低了器件的功耗。同时，在预图形化的金属催化基底生长石墨烯，无需转移和刻蚀。
- NMOS器件、半导体装置及其制造方法-201510676869.2
- 周飞 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2015-10-19 - 2019-09-20 - H01L21/28
- 本发明公开了一种NMOS器件、半导体装置及其制造方法，涉及半导体技术领域。其中，所述方法包括：提供衬底，所述衬底包括NMOS区域和PMOS区域，在所述NMOS区域中形成有第一沟槽，在所述PMOS区域中形成有第二沟槽；在所述第一沟槽和所述第二沟槽的底部和侧壁上依次沉积高K电介质层、盖层和P型功函数金属层；去除所述第一沟槽的底部和侧壁上的P型功函数金属层和盖层；在所述第一沟槽的高K电介质层和所述第二沟槽的P型功函数金属层上沉积N型功函数金属层；在所述N型功函数金属层上沉积金属电极层。本发明可以降低NMOS器件的阈值电压。
- 嵌入式闪存结构及其制作方法-201610922247.8
- 罗清威;周俊 - 武汉新芯集成电路制造有限公司
- 2016-10-21 - 2019-09-17 - H01L21/28
- 本发明公开了一种嵌入式闪存结构及其制作方法，所述制作方法包括：提供一基底，在所述基底上形成一浮栅结构；刻蚀所述浮栅结构，在所述浮栅结构中形成一凹槽；沉积一阻挡层，所述阻挡层覆盖所述凹槽的侧壁和底部；在所述凹槽底部的阻挡层上形成一第一介质层；去除所述阻挡层，保留所述第一介质层下的所述阻挡层；在保留下来的所述阻挡层上形成一擦除栅结构。通过这样的方式形成的嵌入式闪存结构，可以降低所述擦除栅与浮栅的耦合比，提高所述嵌入式闪存结构的擦除效率；而且，还能够改善器件中的“微笑效应”，提高器件的性能。
- 半导体器件及其形成方法-201810178872.5
- 张丽杰 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-03-05 - 2019-09-13 - H01L21/28
- 一种半导体器件及其形成方法，方法包括：提供基底；在基底上形成介质层，介质层内具有贯穿介质层的第一开口，第一开口暴露出部分基底表面。在第一开口底部形成界面层；形成界面层后，在第一开口侧壁和界面层表面形成栅介质层；在所述第一开口内形成位于栅介质层表面的调节功函数层；在所述第一开口内形成位于调节功函数层表面的阻挡层；在所述介质层上和第一开口内形成位于阻挡层表面的牺牲层；形成牺牲层之后，对栅介质层进行退火处理；退火处理后，去除牺牲层；去除牺牲层后，在阻挡层表面形成栅电极层，栅电极层填充满第一开口。所述方法提高了半导体器件的性能。
- 一种3D NAND存储器的金属栅极制备方法-201710773928.7
- 张静平;蒋阳波;宋冬门;吴良辉;游晓英 - 长江存储科技有限责任公司
- 2017-08-31 - 2019-09-03 - H01L21/28
- 本申请实施例提供了一种3D NAND存储器的金属栅极制备方法，其包括：提供衬底，所述衬底上形成有氧化硅/氮化硅层交替层叠结构以及贯穿所述层叠结构的栅线缝隙；采用氮化硅对氧化硅的选择比大于1的刻蚀溶液刻蚀所述层叠结构中的氮化硅层，在氮化硅层303位置形成镂空区域；去除氮化硅层刻蚀过程中产生的副产物二氧化硅；向镂空区域填充金属介质，形成金属栅极。如此，该方法填充金属介质之前，将刻蚀氮化硅层过程中产生的副产物二氧化硅去除掉，如此，填充金属介质位置的开口没有被副产物所阻碍，填充金属介质的区域开口没有减小，因而也就减少了金属栅极内部空隙形成的可能性，有利于提高3D NAND存储器件的性能。
- 多晶硅栅极的制作方法以及嵌入式闪存的制作方法-201510290022.0
- 单秉锐 - 中芯国际集成电路制造（上海）有限公司
- 2015-05-31 - 2019-08-27 - H01L21/28
- 本发明揭示了一种多晶硅栅极的制作方法以及嵌入式闪存的制作方法。包括：提供前端结构，所述前端结构包括栅氧化层；在所述前端结构上形成覆盖所述栅氧化层的第一多晶硅层，所述第一多晶硅层的厚度小于等于
在所述第一多晶硅层上形成隔离层；在所述隔离层上形成图案化的光阻；刻蚀所述隔离层和第一多晶硅层形成通孔，所述通孔暴露所述栅氧化层；采用氧离子灰化工艺去除所述图案化的光阻；以及去除所述隔离层。本方法能够防止灰化过程对多晶硅晶粒界限进行氧化，确保了第一多晶硅层的质量，也就避免了第一多晶硅层下方的栅氧化层被侵蚀，从而提高了获得的多晶硅栅极的质量，提高了良率。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
