[发明专利]凹陷终端结构和带有凹陷终端结构的电子器件的制备方法有效
| 申请号： | 201280025170.4 | 申请日： | 2012-04-04 |
| 公开（公告）号： | CN103563087B | 公开（公告）日： | 2017-07-14 |
| 发明（设计）人： | 张清纯;J·亨宁 | 申请（专利权）人： | 克里公司 |
| 主分类号： | H01L29/812 | 分类号： | H01L29/812 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所11038 | 代理人： | 金晓 |
| 地址： | 美国北*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电子器件，包括漂移区，肖特基接触，位于所述漂移区的表面上；以及边缘终端结构，位于所述漂移区内与所述肖特基接触相邻。边缘终端结构包括凹陷区，所述凹陷区从所述漂移区的表面凹陷距离d，距离d可以为约0.5微米。 | ||
| 搜索关键词： | 凹陷 终端 结构 带有 电子器件 制备 方法 | ||
【主权项】：
一种电子器件，包括：漂移区；肖特基接触，位于所述漂移区的表面上；边缘终端，位于所述漂移区内与所述肖特基接触相邻，其中所述边缘终端包括凹陷区和所述凹陷区内的边缘终端结构，所述凹陷区从所述漂移区的表面凹陷距离d；在所述肖特基接触之下位于所述漂移区的表面处的上保护环；其中所述边缘终端结构包括所述凹陷区的表面处的多个下保护环和所述凹陷区的表面处的轻掺杂区，其中所述多个下保护环延伸到所述轻掺杂区中，并且其中所述下保护环通过至少一个间隙彼此分隔，并且其中所述上保护环、所述轻掺杂区和所述多个下保护环具有与所述漂移区的第一导电类型相反的第二导电类型。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于克里公司，未经克里公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280025170.4/，转载请声明来源钻瓜专利网。
- 上一篇：紧凑型带阻滤波器
- 下一篇：多通道公共腔滤波多工器
- 同类专利
- 常断结型场效应晶体管以及互补电路-201580005427.3
- B·海克马特少巴塔瑞;G·G·莎赫迪 - 国际商业机器公司
- 2015-01-20 - 2019-05-03 - H01L29/812
- 一种结型场效应晶体管(JFET)，其具有栅极区域，所述栅极区域包括具有不同导电类型的材料的两个分离的子区域，和/或肖特基结，其基本抑制在栅极结被正向偏置时的栅极电流；以及并入这种JFET装置的互补电路。根据本发明的一个方面，提供了一种结型场效应晶体管(JFET)，其包括沟道区和栅极区域。所述栅极区域包括第一栅极子区域以及第二栅极子区域。所述第一栅极子区域与所述沟道区形成结。所述第二栅极子区域与所述第一栅极子区域形成结。所述沟道区以及所述第二栅极子区域包括第一导电类型的材料。所述第一栅极子区域包括第二导电类型的材料，所述第二导电类型不同于所述第一导电类型。
- 优化结构的空腔型沟槽肖特基功率器件及其制造方法-201410783703.6
- 王东;郑晨焱 - 华润微电子（重庆）有限公司
- 2014-12-16 - 2019-03-19 - H01L29/812
- 本发明提供一种优化结构的空腔型沟槽肖特基功率器件及其制造方法，其中，所述肖特基功率器件至少包括：基底及位于所述基底之上的外延层；位于所述外延层内的沟槽，其中，所述沟槽的底部为球形空腔；位于所述沟槽侧壁和所述球形空腔表面上的氧化层，其中，位于所述球形空腔表面上的氧化层的厚度大于所述沟槽侧壁上的氧化层的厚度；填充所述沟槽的高掺杂多晶硅材料；以及位于所述外延层和所述高掺杂多晶硅材料上表面的肖特基金属电极。本发明的肖特基功率器件，采用本发明的上述制造方法，优化了现有空腔型沟槽肖特基功率器件的结构，且无需减少器件正向导通的有效面积，进一步提高了反向击穿电压，从而提高了器件性能。
- 一种MoS2基金属半导体场效应晶体管-201820183554.3
- 李国强;黄烈根;王文樑;郑昱林 - 华南理工大学
- 2018-02-02 - 2018-09-07 - H01L29/812
- 本实用新型属于微电子器件的技术领域，公开了一种MoS2基金属半导体场效应晶体管。MoS2基金属半导体场效应晶体管自下至上依次包括衬底、AlN缓冲层、AlGaN缓冲层、GaN层、MoS2层；MoS2层的上方设有源电极、漏电极和栅电极；MoS2层是由多个掺杂层和未掺杂层交替叠加而成，掺杂层为掺杂Se的MoS2层，未掺杂层为未掺杂的MoS2层，MoS2层的首尾层为掺杂层；未掺杂层的层数≥2。本实用新型MoS2层的结构改善了晶体管转移特性的线性度，提高器件的性能。
- 4H-SiC金属半导体场效应晶体管及其制作方法-201510530661.X
- 贾护军;邢鼎;张航 - 西安电子科技大学
- 2015-08-26 - 2018-06-29 - H01L29/812
- 本发明公开了一种4H‑SiC金属半导体场效应晶体管及其制作方法。其中，该场效应晶体管包括：4H‑碳化硅SiC半绝缘衬底；覆盖在4H‑SiC半绝缘衬底上的P型缓冲层，其中，P型缓冲层包括第一P型缓冲区、第二P型缓冲区和第三P型缓冲区且第二P型缓冲区形成于第一P型缓冲区与第三P型缓冲区之间；覆盖在P型缓冲层上的N型沟道层，并在N型沟道层表面的两侧形成有源极帽层和漏极帽层，其中，源极帽层表面形成有源极，漏极帽层表面形成有漏极；在N型沟道层上方且靠近源极帽层处形成栅电极。本发明解决了现有的4H‑SiC金属半导体场效应晶体管电流不稳定且击穿电压低的技术问题。
- 一种MoS2基金属半导体场效应晶体管及其制备方法-201810106276.6
- 李国强;黄烈根;王文樑;郑昱林 - 华南理工大学
- 2018-02-02 - 2018-06-26 - H01L29/812
- 本发明属于微电子器件的技术领域，公开了一种MoS2基金属半导体场效应晶体管及其制备方法。MoS2基金属半导体场效应晶体管自下至上依次包括衬底、AlN缓冲层、AlGaN缓冲层、GaN层、MoS2层；MoS2层的上方设有源电极、漏电极和栅电极；MoS2层是由多个掺杂层和未掺杂层交替叠加而成，掺杂层为掺杂Se的MoS2层，未掺杂层为未掺杂的MoS2层，MoS2层的首尾层为掺杂层；未掺杂层的层数≥2。本发明采用脉冲激光沉积法制备AlN缓冲层，金属有机化合物无气相外延法制备AlGaN缓冲层和GaN缓冲层。本发明的方法提高缓冲层的晶体质量；MoS2层的结构改善了晶体管转移特性的线性度。
- 一种肖特基势垒接触的超势垒整流器及其制造方法-201710052574.7
- 陈文锁;张培健;钟怡;刘建 - 重庆中科渝芯电子有限公司;中国电子科技集团公司第二十四研究所
- 2017-01-24 - 2018-04-20 - H01L29/812
- 本发明公开了一种肖特基势垒接触的超势垒整流器及其制造方法。所述肖特基势垒接触的超势垒整流器包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、栅介质层、栅电极层、肖特基势垒接触区、上电极金属层和下电极金属层。所述肖特基势垒接触的超势垒整流器属于超势垒整流器类型，其可调节的肖特基势垒接触区可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。
- 一种具有部分下沉沟道的4H‑SiC金属半导体场效应晶体管的制备方法-201510532352.6
- 贾护军;罗烨辉;马培苗;杨志辉 - 西安电子科技大学
- 2015-08-26 - 2018-01-12 - H01L29/812
- 本发明公开了一种具有部分下沉沟道的4H‑SiC金属半导体场效应晶体管，其自下而上包括4H‑SiC半绝缘衬底、P型缓冲层、N型沟道层，N型沟道层表面设有源极帽层和漏极帽层，源极帽层和漏极帽层表面分别设有源电极和漏电极，N型沟道层上方且靠近源级帽层一侧形成栅电极，靠近源级帽层侧的部分栅电极向下凹陷，形成凹栅结构，栅电极与漏极帽层之间形成凹陷栅漏漂移区，P缓冲层上端面靠近漏极帽层处与凹栅漏侧之间形成凹陷栅漏缓冲层，凹陷栅漏漂移区的凹陷深度与凹陷栅漏缓冲层的凹陷深度相同。本发明具有漏极输出电流大、击穿电压高、频率特性优良的优点。
- 一种肖特基势垒接触的超势垒整流器-201720104249.6
- 陈文锁;张培健;钟怡;刘建 - 重庆中科渝芯电子有限公司;中国电子科技集团公司第二十四研究所
- 2017-01-24 - 2017-10-20 - H01L29/812
- 本实用新型公开了一种肖特基势垒接触的超势垒整流器。所述肖特基势垒接触的超势垒整流器包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、栅介质层、栅电极层、肖特基势垒接触区、上电极金属层和下电极金属层。所述肖特基势垒接触的超势垒整流器属于超势垒整流器类型，其可调节的肖特基势垒接触区可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的超势垒整流器具有制造工艺简单和方便应用的优点。
- 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法-201280025170.4
- 张清纯;J·亨宁 - 克里公司
- 2012-04-04 - 2017-07-14 - H01L29/812
- 一种电子器件，包括漂移区，肖特基接触，位于所述漂移区的表面上；以及边缘终端结构，位于所述漂移区内与所述肖特基接触相邻。边缘终端结构包括凹陷区，所述凹陷区从所述漂移区的表面凹陷距离d，距离d可以为约0.5微米。
- 基于垂直沟道的MESFET器件及其制备方法-201710086828.7
- 董志华;张辉;张佩佩;蔡勇;刘国华;柯华杰;周涛;程知群 - 杭州电子科技大学
- 2017-02-17 - 2017-06-20 - H01L29/812
- 本发明公开了一种基于垂直沟道的MESFET(金属‑半导体场效应晶体管)器件，其包括MES结构、源极及漏极，所述MES结构包括栅极以及至少一半导体沟道，所述半导体沟道的轴线基本垂直于一选定平面，所述栅极环绕半导体沟道设置，所述源极经半导体沟道与漏极电连接，所述源极和漏极沿半导体沟道轴向间隔设置，所述栅极分布于源、漏极之间。本发明还公开了所述MESFET器件的制备方法。本发明的MESFET器件具有栅控能力好、工作频率高，制作工艺难度低，成品率高等优点。
- 一种杂质分凝肖特基源漏器件及其制备方法-201410392233.0
- 孙雷;徐浩;张一博;韩静文;王漪;张盛东 - 北京大学
- 2014-08-11 - 2017-05-03 - H01L29/812
- 杂质分凝肖特基源漏器件，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；源区位于垂直沟道的底部，与衬底相接；杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部；杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成相同势垒高度的肖特基接触；源端和漏端杂质分凝区为同种杂质高掺杂区域。该结构利用肖特基势垒源漏结构降低了热预算、减小了漏电流、简化了工艺要求，利用杂质分凝减薄了势垒、增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
- 一种具有宽沟道深凹陷的金属半导体场效应管-201510223938.4
- 贾护军;张航;邢鼎;杨银堂 - 西安电子科技大学
- 2015-05-05 - 2015-09-16 - H01L29/812
- 本发明属于场效应晶体管技术领域，特别是公开了一种具有宽沟道深凹陷的金属半导体场效应管；旨在提供能够提高输出电流和击穿电压，改善频率特性的一种具有宽沟道深凹陷的金属半导体场效应管；采用的技术方案为：自上而下设置有4H-SiC半绝缘衬底、P型缓冲层、N型沟道层，N型沟道层的两侧分别设置有源极帽层和漏极帽层，N型沟道层中部且靠近源极帽层的一侧设置有栅电极，栅电极在N型沟道两侧形成左侧沟道凹陷区和右侧沟道凹陷区，左侧沟道凹陷区和右侧沟道凹陷区的深度为0.15-0.25μm，左侧沟道的宽度为0.5μm，右侧沟道的宽度为1μm，沟道表面和栅电极之间形成高栅区域。
- 一种双层肖特基势垒MOS晶体管及其制备方法-201410428648.9
- 孙雷;徐浩;张一博;韩静文;王漪;张盛东 - 北京大学
- 2014-08-27 - 2014-12-24 - H01L29/812
- 一种双层源/漏肖特基势垒结构的MOS晶体管，包括半导体衬底、沟道区；下层金属硅化物源区、下层金属硅化物漏区；上层金属硅化物源区、上层金属硅化物漏区；栅介质层和控制栅；其中，沟道区呈长方体状，一侧与上、下两层金属硅化物源区相接，另一侧与上、下两层金属硅化物漏区连接；沟道区位于控制栅和栅介质层的下方；上层源区和上层漏区金属硅化物为低肖特基势垒的同种材料；下层源区和下层漏区金属硅化物为高肖特基势垒的同种材料；上下源漏之间金属硅化物材料不同；上层金属硅化物的厚度小于下次硅化物的厚度。所述的晶体管利用双层肖特基势垒提高了开态电流、抑制了漏电流、解决了超薄体的工艺限制。
- 电子器件-201420084867.5
- G·H·罗切尔特;P·温卡特拉曼;Z·侯赛因;G·M·格里瓦纳 - 半导体元件工业有限责任公司
- 2014-02-27 - 2014-10-15 - H01L29/812
- 本实用新型公开了一种电子器件，一个技术问题是解决与现有技术中存在的问题相关的问题。电子器件可包括：半导体层，其具有主表面；和肖特基接触件，其包括含金属部件，含金属部件与半导体层内的水平定向的轻掺杂区域接触并且位于邻近于主表面。在实施方案中，含金属部件位于半导体层中的凹部内并且沿着凹部的侧壁接触水平定向的轻掺杂区域。在其它实施方案中，肖特基接触件可不形成在凹部内，且掺杂区域可形成在水平定向的轻掺杂区域下方的半导体层内并且具有与水平定向的轻掺杂区域相反的导电类型。肖特基接触件可与开关电路中的功率晶体管（诸如高频率电压调节器）结合使用以减少在开关周期中空载时间期间积聚的电荷量。
- 一种沟槽型肖特基功率器件结构及其制造方法-201310381187.X
- 郑晨炎;陈采;龚大卫 - 中航（重庆）微电子有限公司
- 2013-08-28 - 2013-12-18 - H01L29/812
- 本发明提供一种沟槽型肖特基功率器件结构及其制造方法，包括：N型重掺杂的基片；结合于所述N型重掺杂基片表面的N型轻掺杂的硅外延层；形成于所述硅外延层中的至少两个沟槽，且所述沟槽表面形成有氧化层；填充于所述沟槽内的导电材料层；形成于所述硅外延层表面的金属硅化物层；以及形成于所述金属硅化物表面的正面电极层。所述正面电极为自下往上依次层叠的TiN/AlSiCu/Ti/TiN/Ti/Ni/Ag叠层、TiN/AlSi/Ti/TiN/Ti/Ni/Ag叠层及TiN/Al/Ti/TiN/Ti/Ni/Ag叠层中的一种。本发明由金属硅化物和低掺杂N型硅形成肖特基结，并采用沟槽MOS结构作为单元肖特基结构的漏电保护环，实现低漏电的肖特基功率二极管器件；对正面电极结构的改进大幅降低了器件的正向导通压降,并提高器件对浪涌冲击的耐受力和抗静电能力。
- 一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管-201310049018.6
- 杜江锋;赵子奇;罗杰;尹成功;黄思霓;严慧;罗谦;于奇 - 电子科技大学
- 2013-02-07 - 2013-06-12 - H01L29/812
- 本发明提供了一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管，从下至上依次主要由漏极，n+-GaN衬底，n-GaN缓冲层，p-GaN电流阻挡层，GaN沟道层，AlGaN势垒层，以及AlGaN势垒层上的源极和栅极，源极与漏极均为欧姆接触，栅极为肖特基接触，该晶体管还包括位于n-GaN缓冲层内，p-GaN电流阻挡层与n+-GaN衬底之间的p-GaN埋层。本发明中，通过p型GaN埋层与n-GaN缓冲层之间形成的p-n结来扩展截止状态下n-GaN缓冲层内的耗尽区域，提升n-GaN缓冲层内电场强度，从而提高器件击穿电压。
- 一种功率型GaN基肖特基二极管及其制作方法-201010529792.3
- 刘扬;贺致远;李佳林;张佰君 - 中山大学
- 2010-10-29 - 2012-10-17 - H01L29/812
- 本发明公开了一种上下电极结构的功率型GaN基肖特基二极管及其制作方法，通过Si衬底剥离技术，实现半导体外延层衬底转移，先将外延薄膜转移到导电、导热性能好的金属衬底上，然后剥离Si衬底，这样既改善了器件的散热性能，也降低了器件的导通电阻；通过在N型GaN层上直接蒸镀欧姆接触或者在半导体外延层中刻蚀通孔、在通孔中蒸镀欧姆接触的技术手段实现器件中电流在上下电极之间的传输。本发明改善了功率型GaN基肖特基二极管散热性能，降低了器件的导通电阻，易于获得大电流，适用于Si衬底GaN外延材料，晶圆尺寸大、成本低，有利于大规模工业生产。
- 具有含碳绝缘层的肖特基势垒晶体管及其制备方法-201210026661.2
- 王巍;王敬;赵梅;梁仁荣 - 清华大学
- 2012-02-07 - 2012-07-11 - H01L29/812
- 本发明提出了一种具有含碳绝缘层的肖特基势垒晶体管及其制备方法，该肖特基势垒晶体管包括衬底及其上形成的栅堆叠，金属源极和金属漏极，在衬底与金属源极之间以及衬底与金属漏极之间的含碳绝缘层。本发明的肖特基势垒晶体管具有含碳绝缘层，该含碳绝缘层对费米能级钉扎现象具有减缓效果，能够有效降低肖特基接触势垒的高度。本发明的制备方法简单快捷，工艺稳定性高，制作成本低，制备的含碳绝缘层的厚度基本一致，能够有效阻挡金属自由态进入半导体，从而降低肖特基势垒高度。
- 带反型隔离层结构的金属半导体场效应晶体管及制作方法-201110257575.8
- 柴常春;宋坤;杨银堂;贾护军 - 西安电子科技大学
- 2011-09-01 - 2012-02-01 - H01L29/812
- 一种应用于微波射频电路的带反型隔离层结构的金属半导体场效应晶体管及制作方法，晶体管包括半绝缘衬底、缓冲层、沟道层与依次形成于沟道层之上的反型隔离层、源极帽层、漏极帽层以及源、漏、栅电极。其制作过程是：在半绝缘衬底上依次生长同质P型的缓冲层和同质N型的沟道层。在沟道层上生长同质P型的反型隔离层。对反型隔离层两端对应于源电极和漏电极位置的区域进行高浓度N型离子注入，形成源极帽层和漏极帽层。刻蚀掉反型隔离层对应于栅电极位置的部分，形成一个凹槽，使沟道层露出于表面。在源极帽层、漏极帽层上制作源电极和漏电极，在凹槽内的沟道层上制作栅电极。本发明的晶体管能提高微波射频电路的功率密度和增益。
- 晶体管组件及其制造方法-201110131508.1
- 刘文超;陈慧英;陈利洋;黄建彰 - 刘文超
- 2011-05-20 - 2011-12-21 - H01L29/812
- 一种晶体管组件及其制造方法，该组件包括：一半导体基板、一汲极、一源极、一闸极金属晶种层，系形成于该半导体基板之上，其具有一凝胶状物质层及复数金属晶种及一肖特基接触金属闸极，系形成于该闸极金属晶种层之上。该方法包括：步骤A：提供一半导体基板；步骤B：形成一汲极及一源极于该半导体基板之上；步骤C：定义出一闸极金属晶种层在该半导体基板上之区域；步骤D：进行敏化与活化程序，形成该闸极金属晶种层，于该半导体基板之上；及步骤E：进行无电镀程序，形成一肖特基接触金属闸极于该闸极金属晶种层之上。
- 氮化物半导体元件-201110042078.6
- 清水顺;好田慎一;山田康博;胁田尚英;石田昌宏 - 松下电器产业株式会社
- 2011-02-17 - 2011-10-12 - H01L29/812
- 本发明提供一种氮化物半导体元件，可提高在Si基板上形成的氮化物半导体元件的生产性和工作特性。氮化半导体元件具备：在硅基板(101)上隔着初始层(102)形成变形抑制层(110)、在变形抑制层上形成的工作层(120)。变形抑制层(110)具有：第1分隔层(111)、在第1分隔层上相接形成的第2分隔层(112)、在第2分隔层上相接形成的超晶格层(113)。第1分隔层的晶格常数比第2分隔层大。超晶格层中交替层叠了第1层(113A)以及晶格常数比第1层小的第2层(113B)。超晶格层的平均晶格常数比第1分隔层的晶格常数小，并且比第2分隔层的晶格常数大。
- 自对准内嵌肖特基结的功率半导体场效应晶体管-201020619724.1
- 王颖;焦文利;曹菲;刘云涛;邵雷 - 哈尔滨工程大学
- 2010-11-23 - 2011-06-22 - H01L29/812
- 本实用新型提供的是一种自对准内嵌肖特基结的功率半导体场效应晶体管。包括漏区、漂移区、栅氧化层、栅电极、场氧化层、沟道区、侧壁氧化层、阳极和源电极；在漏区之上形成位于基底上的漂移区掺杂层；在所述掺杂层上形成栅极区，栅极区包括栅氧化层、栅电极与场氧化层；在所述掺杂层之上形成位于栅极区两侧的侧壁氧化层；在所述掺杂层之上形成位于栅极区两侧的源极区，源极区包括沟道区、阳极与源电极；阳极与漂移区形成肖特基接触，其中阳极与源电极短接。本实用新型与常规功率MOSFET晶体管工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。
- 自对准内嵌肖特基结的功率半导体场效应晶体管-201010556115.0
- 王颖;焦文利;曹菲;刘云涛;邵雷 - 哈尔滨工程大学
- 2010-11-23 - 2011-05-18 - H01L29/812
- 本发明提供的是一种自对准内嵌肖特基结的功率半导体场效应晶体管。包括漏区、漂移区、栅氧化层、栅电极、场氧化层、沟道区、侧壁氧化层、阳极和源电极；在漏区之上形成位于基底上的漂移区掺杂层；在所述掺杂层上形成栅极区，栅极区包括栅氧化层、栅电极与场氧化层；在所述掺杂层之上形成位于栅极区两侧的侧壁氧化层；在所述掺杂层之上形成位于栅极区两侧的源极区，源极区包括沟道区、阳极与源电极；阳极与漂移区形成肖特基接触，其中阳极与源电极短接。本发明与常规功率MOSFET晶体管工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。
- 场效应晶体管-201010504353.7
- 宫本广信;安藤裕二;冈本康宏;中山达峰;井上隆;大田一树;分岛彰男;笠原健资;村濑康裕;松永高治;山之口胜己;岛胁秀德 - 日本电气株式会社
- 2006-06-12 - 2011-02-16 - H01L29/812
- 本发明提供了一种场效应晶体管。所述场效应晶体管在高压操作以及高频特性方面表现出良好性能。在包括第一场极板电极(116)和第二场极板电极(118)的场效应晶体管(100)中，第二场极板电极(118)包括屏蔽部分(119)，其位于第一场极板电极(116)和漏电极(114)之间的区域中，并用于将第一场极板电极(116)与漏电极(114)屏蔽开。具体地，在栅极长度方向上的截面图上，当将其中第二场极板电极(118)与包括第一场极板电极(116)和栅电极(113)的结构的上部交叠的交叠区域的在栅极长度方向上的长度指定为Lol，和将栅极长度指定为Lg时，满足表示为0≤Lol/Lg≤1的关系。
- 一种具有阶梯状缓冲层结构的金属半导体场效应晶体管-201010246860.5
- 邓小川;张波;王易 - 电子科技大学
- 2010-08-06 - 2011-02-02 - H01L29/812
- 一种具有阶梯状缓冲层结构的MESFET，属于功率半导体器件技术领域。该器件通过刻蚀外延缓冲层，使缓冲层呈现阶梯状，进而使得在缓冲层上外延生长的有源层具有变化的沟道厚度。所述缓冲层厚度最大的部分出现在栅电极正下方，而栅电极两侧下方的缓冲层厚度较小；所述有源层呈倒阶梯状，其中厚度最小的部分出现在栅电极正下方，而栅电极两侧下方的有源层厚度较大。本发明所提出的阶梯缓冲层结构的MESFET，具有良好的直流特性，频率特性和输出功率密度，适用于微波、大功率领域。
- 一种肖特基隧穿晶体管结构及其制备方法-200910199045.5
- 吴东平;张世理;王鹏飞;仇志军;张卫 - 复旦大学
- 2009-11-19 - 2010-06-02 - H01L29/812
- 本发明属于半导体器件技术领域，具体公开了一种肖特基隧穿晶体管及其制备方法，该晶体管包括一个半导体衬底、一个源极、一个漏极、一个栅极、一个肖特基结(金属半导体结)和位于所述源极和漏极区域的金属层。所述的肖特基隧穿晶体管用栅极控制反向偏置的肖特基结的带间隧穿电流，该肖特基结一端为源极，另外一端为漏极。本发明提出的肖特基隧穿晶体管制造工艺简单，源极和漏极的形成和栅极自对准。和传统的P-N结隧穿晶体管相比，本发明提出的肖特基隧穿晶体管具有更小的源漏串联电阻以及更好的可缩微性。因而大大提高了半导器件的性能。
- 形成具有多种类型肖特基结的晶体管的方法-200880014713.6
- 拜扬·W·民 - 飞思卡尔半导体公司
- 2008-04-09 - 2010-03-17 - H01L29/812
- 在衬底(12)之上形成栅电极(14)。以第一角度执行到衬底中的第一角度的金属注入，随后以第二角度执行第二角度的金属注入。第一角度的金属注入和第二角度的金属注入形成第一电流电极(20)和第二电流电极(22)。第一电流电极(20)和第二电流电极(22)中的每一个具有金属组分不同的至少两个区域。在栅电极、第一电流电极和第二电流电极之上沉积金属层。退火(30)所述金属层以形成第一电流电极和第二电流电极中的每一个中的两个肖特基结。两个肖特基结具有不同的势垒级。
- 增强型碳化硅金属半导体场效应晶体管及其制造方法-200910074410.X
- 冯志宏;李佳 - 中国电子科技集团公司第十三研究所
- 2009-05-21 - 2009-10-14 - H01L29/812
- 本发明公开了一种增强型碳化硅金属半导体场效应晶体管及其制造方法，本发明首先在衬底上生长p型导电性的碳化硅缓冲层，接着在缓冲层上生长n型外延层，然后在n型外延层中形成隔离区，再在隔离区两侧的n型外延层上生成欧姆接触，最后在隔离区上生成肖特基接触，本发明应用在数字电路设计中，会大大简化了逻辑电路的设计，同时在数字电路中，增强型(E-Mode)和耗尽型(D-Mode)碳化硅场效应晶体管相结合，可以集成为直接耦合型场效应晶体管逻辑(DCFL)电路，增强型碳化硅金属半导体场效应晶体管的应用可消除负偏压的电路设计，使得电路简单化，减少了电路设计的复杂性、减少电路的面积和制备的成本。
- 专利分类
