“冈本康宏”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置和制造半导体装置的方法-CN201810673213.9有效
发明人：上田岳洋;冈本康宏 -专利权人：瑞萨电子株式会社
申请日： 2018-06-27 - 公布日： 2023-08-25 - 主分类号： H01L29/778 文献下载
摘要：本公开涉及半导体装置和制造半导体装置的方法。半导体装置的特性得到改善。一种半导体装置，包括：缓冲层、沟道层和阻挡层的顺序堆叠，并且包括：包括形成在堆叠之上的第四氮化物半导体层的台面部分，以及形成在台面部分的两侧并包括第四氮化物半导体层的薄膜部分的侧部部分。2DEG的产生在台面部分下方被抑制，而在侧部部分下方未被抑制。这样，在台面部分的端部设置禁用2DEG抑制效应的侧部部分，由此从侧部部分的端部到栅极电极的距离增加，使得能够抑制由通过在栅极绝缘膜和台面部分之间形成的不需要的沟道的电流路径而导致的泄漏。
半导体装置制造方法

[发明专利]半导体器件和制造半导体器件的方法-CN202210707839.3在审
发明人：真利子岳比郎;冈本康宏;长濑仙一郎 -专利权人：瑞萨电子株式会社
申请日： 2022-06-21 - 公布日： 2023-01-24 - 主分类号： H01L29/06 文献下载
摘要：在处于晶圆状态的半导体设备中，元件区域和划线区域被限定在半导体衬底的一个主表面中。在元件区域中，垂直MOS晶体管形成为半导体元件。在划线区域中，限定了n型列区域和p型列区域。n型列电阻器形成在n型列区域中。p型列电阻器形成在p型列区域中。
半导体器件制造方法

[发明专利]距离测量传感器、信号处理方法及距离测量模块-CN202080066351.6在审
发明人：上马孝之;冈本康宏;大和哲也 -专利权人：索尼半导体解决方案公司
申请日： 2020-09-16 - 公布日： 2022-04-29 - 主分类号： G01S7/4913 文献下载
摘要：本技术涉及一种距离测量传感器、信号处理方法和距离测量模块，其使得能够检测待测量对象是镜面反射器。该距离测量传感器包括：信号处理单元，根据由光接收单元获得的信号计算到对象的距离和置信度并输出确定作为待测量对象的对象是否是具有高反射率的镜面反射器的确定标志，该光接收单元接收反射光，反射光是通过将从预定发光源发射的照射光由对象反射而获得的返回光。例如，本技术可以应用于测量到对象的距离的距离测量模块等。
距离测量传感器信号处理方法模块

[发明专利]半导体器件及其制造方法-CN201611153469.4有效
发明人：中山达峰;宫本广信;冈本康宏 -专利权人：瑞萨电子株式会社
申请日： 2016-12-14 - 公布日： 2022-01-07 - 主分类号： H01L29/06 文献下载
摘要：本公开涉及半导体器件及其制造方法。其中MISFET形成为包括：共掺杂层，形成在衬底之上并且具有n型半导体区域和p型半导体区域；以及栅电极，经由栅极绝缘膜形成在共掺杂层之上。共掺杂层包含的p型杂质Mg的量大于n型杂质Si的量。因此，通过源于p型杂质(这里为Mg)的载体(空穴)来取消源于共掺杂层中的n型杂质(这里为Si)的载体(电子)，从而允许将共掺杂层用作p型半导体区域。通过将氢引入共掺杂层中的将要形成有n型半导体区域的区域来灭活Mg，从而使得该区域用作n型半导体区域。通过如此将氢引入到共掺杂层，可以在同一层中形成p型半导体区域和n型半导体区域。
半导体器件及其制造方法

[发明专利]半导体器件以及半导体器件的制造方法-CN201710147483.1有效
发明人：宫本广信;冈本康宏;川口宏;中山达峰 -专利权人：瑞萨电子株式会社
申请日： 2017-03-13 - 公布日： 2021-11-19 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种半导体器件以及半导体器件的制造方法，提高半导体器件(高电子迁移率晶体管)的特性。将具有缓冲层、沟道层、电子供给层、台面型的覆盖层、源电极(SE)、漏电极(DE)、将覆盖层覆盖的栅极绝缘膜(GI)以及形成于该栅极绝缘膜之上的栅电极(GE)的半导体器件设为以下结构。覆盖层与栅电极(GE)通过栅极绝缘膜(GI)而分离，覆盖层的漏电极(DE)侧和源电极(SE)侧的侧面呈锥形状。例如，覆盖层(台面部)的侧面的锥形角(θ1)为120度以上。根据上述结构，起到TDDB寿命的提高效果，另外，起到导通电阻变动的抑制效果。
半导体器件以及制造方法

[发明专利]半导体器件以及制造半导体器件的方法-CN201410241729.8有效
发明人：井上隆;中山达峰;冈本康宏;川口宏;竹胁利至;名仓延宏;永井隆行;三浦喜直;宫本广信 -专利权人：瑞萨电子株式会社
申请日： 2014-06-03 - 公布日： 2021-04-23 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及半导体器件以及制造半导体器件的方法。提供一种具有改善特性的半导体器件。该半导体器件具有衬底以及其上的缓冲层，沟道层，势垒层，贯穿其间并到达沟道层内部的沟槽，经由栅绝缘膜配置在沟槽中的栅电极以及栅电极两侧上的势垒层上的漏和源电极。栅绝缘膜具有由第一绝缘膜制成并从沟槽的端部延伸至漏电极侧的第一部分以及由第一和第二绝缘膜制成并配置在漏电极相对于第一部分侧上的第二部分。能够通过减小漏电极侧上的沟槽的端部处的第一部分的厚度来降低导通电阻。
半导体器件以及制造方法

[发明专利]半导体器件-CN201610022590.7有效
发明人：三浦喜直;宫本广信;冈本康宏 -专利权人：瑞萨电子株式会社
申请日： 2016-01-14 - 公布日： 2020-10-27 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种半导体器件。限制了半导体器件的切换波形的振铃。例如，安置互连(L5)，其用作功率晶体管(Q3)的源极和二极管(D4)的阴极，并且还用作功率晶体管(Q4)的漏极和二极管(D3)的阳极。换句话讲，功率晶体管和与这个功率晶体管串联耦合的二极管形成在同一半导体芯片中；另外，用作功率晶体管的漏极的互连和用作二极管的阳极的互连彼此共用。这个结构使得可以减小彼此串联耦合的功率晶体管和二极管之间的寄生电感。
半导体器件

[发明专利]半导体器件以及制造半导体器件的方法-CN201410709104.X有效
发明人：井上隆;竹胁利至;中山达峰;冈本康宏;宫本广信 -专利权人：瑞萨电子株式会社
申请日： 2014-11-28 - 公布日： 2020-02-18 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及半导体器件以及制造半导体器件的方法。改善了半导体器件的特性。形成一种半导体器件以便具有形成在衬底上的沟道层、势垒层、在开口区中贯穿势垒层并到达沟道层的一定点的沟槽、经由栅极绝缘膜布置在沟槽中的栅电极，以及形成在开口区外部的势垒层上的绝缘膜。则，绝缘膜具有富Si氮化硅膜以及位于其下的富N氮化硅膜的叠层结构。因此，绝缘膜的上层设定为富Si氮化硅膜。这能提升击穿电压，并且还能提升蚀刻抗性。而绝缘膜的下层设定为富N氮化硅膜。这可以抑制崩塌。
半导体器件以及制造方法

[发明专利]半导体器件和制造半导体器件的方法-CN201410403957.0有效
发明人： 冈本康宏;中山达峰;井上隆 -专利权人：瑞萨电子株式会社
申请日： 2014-08-15 - 公布日： 2019-11-22 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种半导体器件，其具有形成在衬底上方的沟道层、形成在沟道层之上并且具有比沟道层的禁带宽度更大的禁带宽度的阻挡层、贯通阻挡层直至沟道层的中途的沟槽、以及经由栅极绝缘膜而配置在沟槽的内部的栅极电极。此外，沟槽的底部的端部为圆角形状并且与沟槽的底部的端部接触的栅极绝缘膜为圆角形状。通过如上所描述将沟槽的底部的端部设置有圆度，能够减小位于栅极电极的底部的端部与沟槽的底部的端部之间的、栅极绝缘膜的厚度。因此，也可以在沟槽的底部的端部形成沟道，从而减小沟道的电阻。
沟道层栅极绝缘膜圆角形状栅极电极阻挡层沟道减小禁带半导体器件端部接触衬底电阻圆度贯通配置

[发明专利]半导体器件-CN201510060876.X有效
发明人：中山达峰;宫本广信;冈本康宏;三浦喜直;井上隆 -专利权人：瑞萨电子株式会社
申请日： 2015-02-05 - 公布日： 2019-10-15 - 主分类号： H01L29/80 文献下载
摘要：本发明涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间，从而防止因雪崩击穿而造成元件破裂。
半导体器件

[发明专利]半导体器件及其制造方法-CN201910087496.3在审
发明人： 冈本康宏;町田信夫;新井耕一;久田贤一;山下泰典;江口聪司;宫本广信;酒井敦;永久克己 -专利权人：瑞萨电子株式会社
申请日： 2019-01-29 - 公布日： 2019-08-06 - 主分类号： H01L29/786 文献下载
摘要：本发明的各实施例涉及半导体器件及其制造方法。在作为SiC衬底的半导体衬底上形成漂移层。漂移层包括第一至第三n型半导体层和p型杂质区域。在此，第二n型半导体层的杂质浓度高于第一n型半导体层的杂质浓度和第三n型半导体层的杂质浓度。而且，在平面图中，位于彼此相邻的p型杂质区域之间的第二半导体层与在沟槽中形成的栅极电极的至少一部分重叠。
半导体器件漂移层衬底半导体层栅极电极半导体制造

[发明专利]半导体器件-CN201811654142.4在审
发明人：酒井敦;永久克己;江口聪司;町田信夫;新井耕一;冈本康宏;久田贤一;山下泰典 -专利权人：瑞萨电子株式会社
申请日： 2018-12-26 - 公布日： 2019-07-12 - 主分类号： H01L29/78 文献下载
摘要：本公开用于改进半导体器件的特性。在沟槽下方的漂移层中布置有具有与漂移层相反的导电类型的杂质的第一p型半导体区域，并且进一步布置第二p型半导体区域，第二p型半导体区域从上往下看与形成有沟槽的的区域间隔一定距离并且具有与漂移层相反的导电类型的杂质。第二p型半导体区域通过在Y方向(图中的深度方向)上布置在空间中的多个区域配置。因此，通过提供第一和第二p型半导体区域以及进一步通过布置由空间间隔的第二p型半导体区域，可以在保持栅极绝缘膜的击穿电压的同时降低比导通电阻。
漂移层半导体器件导电类型比导通电阻栅极绝缘膜击穿电压空间间隔区域间隔区域配置改进

[发明专利]半导体器件-CN201410784150.6有效
发明人：中山达峰;宫本广信;冈本康宏;三浦喜直;井上隆 -专利权人：瑞萨电子株式会社
申请日： 2014-12-16 - 公布日： 2019-06-14 - 主分类号： H01L29/778 文献下载
摘要：根据本发明的各个实施例，半导体器件的特性得到改进。该半导体器件包括：形成在衬底上方的电位固定层、沟道下层、沟道层和势垒层、穿过势垒层并且一直到达沟道层中部的沟槽、经由绝缘膜设置在沟槽中的栅极电极、以及分别形成在势垒层之上在栅极电极两侧的源极电极和漏极电极。在一直到达电位固定层的通孔内的耦合部将电位固定层与源极电极电耦合。这可以减少特性诸如阈值电压和导通电阻的波动。
半导体器件

[发明专利]半导体装置的制造方法和半导体装置-CN201810867296.5在审
发明人： 冈本康宏 -专利权人：瑞萨电子株式会社
申请日： 2018-08-02 - 公布日： 2019-02-26 - 主分类号： H01L29/20 文献下载
摘要：本公开涉及半导体装置的制造方法和半导体装置。在根据本发明的半导体装置的制造方法中，顺序地层叠包括第一氮化物半导体层的缓冲层、包括第二氮化物半导体层的沟道层和包括第三氮化物半导体层的阻挡层，并在其之上进一步层叠第四氮化物半导体层。然后，在第四氮化物半导体层的第一区域之上形成栅极绝缘膜和栅极电极的层叠体，并且在第四氮化物半导体层和层叠体之上形成氮化硅膜。通过以这种方式使栅极电极的两侧的第四氮化物半导体层与氮化硅膜接触，能够降低抑制2DEG的功能，并且在形成第四氮化物半导体层之后消除的2DEG可以被恢复。即使在去除氮化硅膜后，抑制2DEG的功能的降低也得以保持。
氮化物半导体层半导体装置氮化硅膜栅极电极层叠体制造栅极绝缘膜第一区域顺序地层沟道层缓冲层阻挡层去除恢复

[发明专利]制造半导体器件的方法和半导体器件-CN201810509445.0在审
发明人：宫本广信;中山达峰;冈本康宏;壶井笃司 -专利权人：瑞萨电子株式会社
申请日： 2018-05-24 - 公布日： 2018-12-04 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及制造半导体器件的方法和半导体器件。使用氮化物半导体的半导体器件的特性得到改善。本发明的半导体器件包括缓冲层、沟道层、势垒层、台面型2DEG溶解层、源电极、漏电极、形成在台面型2DEG溶解层上的栅极绝缘膜、以及上覆栅电极。半导体器件的栅极绝缘膜包括形成在台面型2DEG溶解层上的溅射膜以及形成在溅射膜上的CVD膜。溅射膜是通过使用包括绝缘体的靶材的溅射处理在非氧化气氛中形成的。这使得可以降低MOS界面处和栅极绝缘膜中的正电荷量并且增加阈值电压，并且从而改善常关特性。
半导体器件栅极绝缘膜溅射膜溶解层台面型绝缘体氮化物半导体在非氧化气氛阈值电压沟道层缓冲层界面处漏电极势垒层源电极栅电极正电荷靶材溅射制造

1
2
3
下一页»
尾页
共 39 条