“许启茂”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]半导体元件及其制作方法-CN202110220405.6在审
发明人：庄馥戎;庄博仁;王俞仁;许启茂;郭家铭;黄冠崴;林俊贤 -专利权人：联华电子股份有限公司
申请日： 2021-02-26 - 公布日： 2021-08-27 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中制作半导体元件的方法为：首先提供一基底，该基底上包含一鳍状结构，然后形成一单扩散隔离结构于鳍状结构内并将鳍状结构分隔为第一部分以及第二部分。接着形成一栅极材料层于单扩散隔离结构上，图案化栅极材料层以形成第一栅极结构及第二栅极结构于单扩散隔离结构上，形成间隙壁环绕各第一栅极结构与第二栅极结构，形成第一源极/漏极区域于第一栅极结构旁以及第二源极/漏极区域于第二栅极结构旁，之后再进行一金属栅极置换制作工艺将第一栅极结构及第二栅极结构转换为第一金属栅极及第二金属栅极。
半导体元件及其制作方法

[发明专利]具有金属栅极结构的半导体元件的功函数调整方法-CN201510584677.9有效
发明人：张云慈;周仕旻;赖国智;张净云;颜湘婕;陈彦臻;吕泱儒;何念葶;许启茂 -专利权人：联华电子股份有限公司
申请日： 2015-09-15 - 公布日： 2021-05-18 - 主分类号： H01L21/28 文献下载
摘要：本发明公开一种具有金属栅极结构的半导体元件的功函数调整方法，包括下列步骤。在基底上提供具有相同结构的第一堆叠栅极结构与第二堆叠栅极结构。第一堆叠栅极结构与第二堆叠栅极结构分别包括第一型的第一功函数金属层。形成图案化硬掩模层。图案化硬掩模层暴露出第一堆叠栅极结构的第一功函数金属层且覆盖第二堆叠栅极结构的第一功函数金属层。对图案化硬掩模层所暴露出的第一堆叠栅极结构的第一功函数金属层进行第一气体处理。第一气体处理所使用的气体包括含氮气体或含氧气体。上述半导体元件的功函数调整方法可通过简易的制作工艺来进行。
具有金属栅极结构半导体元件函数调整方法

[发明专利]金属栅极结构与其形成方法-CN201410596532.6有效
发明人：李季儒;王尧展;何念葶;许启茂;苏冠丞;陈面国;杨晓光;姚芳弘;戴圣辉;李宗霖 -专利权人：联华电子股份有限公司
申请日： 2014-10-30 - 公布日： 2021-05-11 - 主分类号： H01L29/423 文献下载
摘要：本发明公开一种金属栅极结构与其形成方法，该金属栅极结构形成在一介电层的一沟槽中，该金属栅极结构包含一功函数金属层设置在沟槽中，功函数金属层包含一底部以及一侧部，其中底部的一厚度与侧部的一厚度的比值为2至5，以及一金属层填满该沟槽。本发明还提供了一种形成金属栅极结构的方法。
金属栅极结构与其形成方法

[发明专利]具有连接PMOS区域栅极结构的接触插塞的半导体元件-CN201911033932.5在审
发明人：陈士程;何立轩;吕佐文;梁世豪;吴宗训;庄博仁;许启茂 -专利权人：联华电子股份有限公司
申请日： 2019-10-28 - 公布日： 2021-04-30 - 主分类号： H01L27/092 文献下载
摘要：本发明公开一种一种具有连接PMOS区域栅极结构的接触插塞的半导体元件，该半导体元件主要包含一基底，该基底包含一NMOS区域以及一PMOS区域，一栅极结构由NMSO区域至PMOS区域沿着第一方向延伸于基底上以及一第一接触插塞设于栅极结构上，其中第一接触插塞由一分隔NMOS区域及PMOS区域的交界线偏向PMOS区域。半导体元件另包含一第一源极/漏极区域沿着第二方向延伸于栅极结构两侧的NMOS区域上以及一第二源极/漏极区域沿着第二方向延伸于栅极结构两侧的PMOS区域上。
具有连接 pmos 区域栅极结构接触半导体元件

[发明专利]半导体元件的制作方法-CN201710785056.6有效
发明人：林哲平;詹电针;詹书俨;许启茂;邹世芳;钟定邦;吴家伟 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-09-04 - 公布日： 2021-02-09 - 主分类号： H01L21/8242 文献下载
摘要：本发明公开一种半导体元件的制作方法，其步骤包含：提供一电容结构、在该电容结构上形成一导体层、对该导体层进行氢掺杂制作工艺、该氢掺杂制作工艺之后在该导体层上形成一金属层、及图形化该金属层、该导体层，形成一上电极板。
半导体元件制作方法

[发明专利]位线的制作方法-CN201810101479.6有效
发明人：陈品宏;陈意维;蔡志杰;陈姿洁;郑存闵;许启茂 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2018-02-01 - 公布日： 2021-02-09 - 主分类号： H01L23/528 文献下载
摘要：本发明公开一种位线的制作方式，包含首先提供一基底，基底上覆盖有一非晶硅层，然后形成一氮化钛层覆盖并接触非晶硅层，之后形成一钛层覆盖氮化钛层，然后形成一导电层覆盖钛层，接着进行一加热制作工艺，将氮化钛层转化成一含氮硅化钛层并且将钛层转化为硅化钛层，然后再图案化导电层、硅化钛层、含氮硅化钛层和非晶硅层以形成一位线。
制作方法

[发明专利]存储器元件中的存储点接触结构与其制作方法-CN201710239078.2有效
发明人：陈品宏;郑存闵;蔡志杰;陈姿洁;张凯钧;吴佳臻;黄怡安;陈意维;黄信富;许启茂;冯立伟;王嫈乔;冯仲彦 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-04-13 - 公布日： 2020-10-09 - 主分类号： H01L27/108 文献下载
摘要：本发明公开一种存储器元件中的存储点接触结构与其制作方法。该存储器元件中的存储点接触(storage node contact)结构包含一基底，该基底上有一介电层，该介电层中包含有一凹槽，一第一钨金属层，位于该凹槽中，并且填满该凹槽，一粘着层，位于该第一钨金属层上，以及一第二钨金属层，位于该粘着层上，其中该第二钨金属层由一物理气相沉积(Physical vapor deposition，PVD)的方式形成。
存储器元件中的存储点接触结构与其制作方法

[发明专利]埋入式字符线结构的制作方法和结构-CN201710770218.9有效
发明人：林哲平;林冠君;许启茂;詹书俨;邹世芳;吕佐文;詹电针;张峰溢;颜士贵;李甫哲 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-08-31 - 公布日： 2020-08-18 - 主分类号： H01L21/768 文献下载
摘要：本发明公开一种埋入式字符线结构的制作方法和结构，其制作方法包含：首先，提供一基底，一字符线沟槽位于基底中，二源极/漏极掺杂区位于字符线沟槽两侧的基底中，然后形成一氧化硅层覆盖字符线沟槽，之后形成一氮化钛层覆盖氧化硅层，接着进行一斜角掺质注入制作工艺，将硅原子注入氮化钛层中使得部分的氮化钛层转变为一氮硅化钛层，接续形成一导电层于字符线沟槽中，再移除部分的导电层、部分的氮硅化钛层、部分氧化硅以形成一凹槽，最后形成一帽盖层填入凹槽。
埋入字符结构制作方法

[发明专利]用以避免列锤击问题的半导体结构及其制作方法-CN201710351696.6有效
发明人：蔡志杰;陈品宏;陈姿洁;郑存闵;陈意维;黄信富;许启茂;邹世芳 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-05-18 - 公布日： 2019-11-19 - 主分类号： H01L27/108 文献下载
摘要：本发明公开一种用于避免列锤击问题的半导体结构及其制作方法，其结构中包含一沟槽，其内共形地形成有栅极介电层、N型功函数金属层、氮化钛层，以及一埋入式字符线填入该沟槽。
半导体结构锤击栅极介电层氮化钛层金属层埋入式字符线共形填入制作

[发明专利]电连接电容插塞的硅化钴层的制作方法-CN201710584713.0在审
发明人：吴佳臻;陈意维;许启茂;张凯钧;蔡志杰;陈品宏;郑存闵;黄怡安 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-07-18 - 公布日： 2019-01-25 - 主分类号： H01L21/60 文献下载
摘要：本发明公开一种电连接电容插塞的硅化钴层的制作方法。其硅化钴层的制作方法，包含提供一基底放置于一腔室中，然后进行一沉积制作工艺，在基底温度介于50℃至100℃之间以及腔室温度介于300℃至350℃之间时，形成一钴材料层覆盖基底，然后在沉积制作工艺之后，进行一退火制作工艺，在基底维持于300℃至350℃之间时，进行退火制作工艺50秒至60秒之间，使得钴材料层反应成为一硅化钴层。
硅化钴层基底沉积制作工艺退火制作工艺电容材料层电连接插塞制作腔室覆盖

[发明专利]下电极的制作方法-CN201710063727.8在审
发明人：林哲平;詹电鍼;詹书俨;许启茂;邹世芳 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-02-03 - 公布日： 2018-08-10 - 主分类号： H01L23/64 文献下载
摘要：本发明公开一种下电极的制作方法，包含首先提供一介电层，然后进行一原子层沉积制作工艺以形成一下电极材料层于介电层上，之后进行一氧化制作工艺，部分氧化下电极材料层，被氧化的下电极材料层转化成一氧化层，未被氧化的下电极材料层成为一下电极，下电极的上表面包含多个丘陵状轮廓，最后移除氧化层。
下电极材料层下电极氧化制作工艺电极材料层移除氧化层原子层沉积制作工艺电极介电层上表面氧化层电层制作丘陵转化

[发明专利]半导体结构及其制作工艺-CN201210217772.1有效
发明人：蔡旻錞;黄信富;许启茂;林进富;陈健豪;陈威宇;孙启原;谢雅雪;郑存闵 -专利权人：联华电子股份有限公司
申请日： 2012-06-27 - 公布日： 2018-03-27 - 主分类号： H01L29/423 文献下载
摘要：本发明公开一种半导体结构及其制作工艺，该半导体结构包含有一功函数金属层、一（功函数）金属氧化层以及一主电极。功函数金属层位于一基底上。（功函数）金属氧化层位于功函数金属层上。主电极位于（功函数）金属氧化层上。此外，本发明也提供一种半导体制作工艺，用以形成上述的半导体结构。
半导体结构及其制作工艺

[发明专利]具有金属栅极的半导体元件的制作方法-CN201110451943.2有效
发明人：傅思逸;江文泰;陈映璁;蔡世鸿;林建廷;许启茂;林进富 -专利权人：联华电子股份有限公司
申请日： 2011-12-29 - 公布日： 2017-06-23 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开一种具有金属栅极的半导体元件的制作方法，其首先提供一基底，该基底表面形成有一第一栅极沟槽与一第二栅极沟槽。在该基底上依序形成一高介电常数栅极介电层与一复合金属层，随后于该第一栅极沟槽内形成一第一功函数金属层，而该复合金属层暴露于该第二栅极沟槽内。之后进行一第一回拉步骤，以移除该第一栅极沟槽内的部分该第一功函数金属层。第一回拉步骤之后，于该第一栅极沟槽与该第二栅极沟槽内形成一第二功函数金属层。最后进行一第二回拉步骤，用以移除该第一栅极沟槽内与该第二栅极沟槽内的部分该第二功函数金属层。
具有金属栅极半导体元件制作方法

[发明专利]金属栅极结构及其制作方法-CN201310395528.9无效
发明人：郑存闵;何念葶;陈健豪;张净云;黄信富;蔡旻錞;孙启原;许启茂 -专利权人：联华电子股份有限公司
申请日： 2013-09-03 - 公布日： 2015-03-18 - 主分类号： H01L29/49 文献下载
摘要：本发明公开一种金属栅极结构及其制作方法。该金属栅极结构包含一半导体基底、一栅极介电层、一多层结构的P型功函数层以及一导电金属层。栅极介电层设置于半导体基底上。多层结构的P型功函数层设置于栅极介电层上，且多层结构的P型功函数层包含至少一结晶状(crystalline)P型功函数层以及至少一非结晶状(amorphous)P型功函数层。此外，导电金属层设置于多层结构的P型功函数层上。
金属栅极结构及其制作方法

[发明专利]半导体元件的制作方法-CN201110195195.6无效
发明人：赖建铭;陈奕文;李志成;黄同雋;许哲华;林坤贤;李宗颖;许启茂;黄信富;林进富 -专利权人：联华电子股份有限公司
申请日： 2011-07-13 - 公布日： 2013-01-16 - 主分类号： H01L21/28 文献下载
摘要：一种半导体元件的制造方法，包括下述步骤：首先，提供具有虚设栅电极层的虚设栅极(dummy gate)结构。接着移除此虚设栅电极层，以于栅极结构中形成一个开口，将下方材料层暴露出来。然后，针对移除了虚设栅电极层的虚设栅极结构进行氢氧化氨(NH4OH)处理工艺。再以金属材料填充此开口。
半导体元件制作方法

1
2
下一页»
尾页
共 18 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top