[发明专利]氮化硅只读存储器的制造方法有效
申请号: | 02140799.1 | 申请日: | 2002-07-25 |
公开(公告)号: | CN1471154A | 公开(公告)日: | 2004-01-28 |
发明(设计)人: | 范左鸿;卢道政 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/8246 | 分类号: | H01L21/8246 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 王学强 |
地址: | 台湾省新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种氮化硅只读存储器的制造方法,在基底上形成掺杂复晶硅层,再在掺杂复晶硅层上形成一图案化罩幕层,并利用图案化罩幕层定义掺杂复晶硅层成为复晶硅线层,并暴露出部分基底。随后,施行一热处理,以在暴露出的基底与复晶硅线层侧壁上形成一层氧化层,其中复晶硅线层中的掺质会扩散到基底中形成源/漏极,并与复晶硅线层组成一位线。接着,去除图案化罩幕层,以暴露出位线的顶部,再进行一自行对准硅化金属过程,以在位线顶部形成自行对准硅化金属层。然后去除氧化层,并在基底上形成一氮化硅堆栈层以及数个字符线。 | ||
搜索关键词: | 氮化 只读存储器 制造 方法 | ||
【主权项】:
1.一种氮化硅只读存储器的制造方法,其特征在于:包括:在一基底上形成一掺杂复晶硅层,其中该掺杂复晶硅具有一掺质;在该掺杂复晶硅层上形成一图案化罩幕层;利用该图案化罩幕层定义该掺杂复晶硅层,以形成复数条掺杂复晶硅线层,并暴露出部分该基底;施行一热处理,以在暴露出的该基底与该些掺杂复晶硅线层的侧壁上形成一氧化层,以及使该掺质扩散到该基底中成为一源/漏极,借以形成包含该掺杂复晶硅线层与该源/漏极的复数条位线;去除该图案化的罩幕层,以暴露出该些位线的顶部;进行一自行对准硅化金属过程,以在该些位线顶部形成一自行对准硅化金属层;去除该氧化层;在该基底上形成一氮化硅堆栈层;在该基底上形成复数条字符线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02140799.1/,转载请声明来源钻瓜专利网。
- 上一篇:集成电路,系统开发方法,和数据处理方法
- 下一篇:闪存元件的制造方法
- 同类专利
- 三维存储器及其制作方法以及存储系统-202210993856.8
- 何亚东 - 长江存储科技有限责任公司
- 2022-08-18 - 2022-12-06 - H01L21/8246
- 本公开实施例公开了一种三维存储器及其制作方法以及存储系统,所述方法包括:在第一半导体层上形成堆叠结构;形成贯穿堆叠结构的沟道结构;沟道结构包括芯部,围绕芯部的第一沟道层以及功能层;对芯部远离第一半导体层的一端进行蚀刻,以形成第一开孔;填充第一开孔以形成牺牲部;形成覆盖堆叠结构以及牺牲部的绝缘层和选择栅;形成贯穿选择栅以及绝缘层的第二开孔;第二开孔的底部显露牺牲部;形成覆盖第二开孔侧壁的第一介电层;通过包括第一介电层的第二开孔去除牺牲部以形成第三开孔;第三开孔包括第二开孔;填充第三开孔以形成导电插塞;导电插塞包括贯穿选择栅以及绝缘层的第二沟道层,第二沟道层与第一沟道层耦接。
- 单次可编程存储器元件及其制作方法-202110618587.2
- 李国兴;林俊贤;杨智伟;翁彰键;叶德炜;薛胜元 - 联华电子股份有限公司
- 2021-06-03 - 2022-12-06 - H01L21/8246
- 本发明公开一种单次可编程存储器元件及其制作方法,其中该制作单次可编程存储器元件的方法为首先形成一第一栅极结构与一第二栅极结构于基底上,然后形成一扩散区于该第一栅极结构与该第二栅极结构两侧,形成一硅化金属层于该第一栅极结构旁,再图案化该第一栅极结构以形成一第三栅极结构与一第四栅极结构。
- 一种提高MTP编程能力的工艺方法-202210998952.1
- 王乐平;隋建国;郑书红;尤鸿朴;康轶瑶 - 上海华虹宏力半导体制造有限公司
- 2022-08-19 - 2022-12-02 - H01L21/8246
- 本发明提供一种提高MTP编程能力的工艺方法,包括:提供具有MTP单元区域和NMOS区域的衬底,在衬底表面形成栅极;采用第一掩膜层覆盖所述NMOS区域,对MTP单元区域进行离子注入,形成MTP注入区和MTP源漏区,去除第一掩膜层;在所述栅极的两侧形成侧墙;采用第二掩膜层覆盖所述MTP单元区域,对NMOS区域进行离子注入,形成LDD斜打注入区和NMOS源漏区。本发明的工艺方法仅采用了两次掩膜,进行两次光刻,使工艺流程相对简化,成本降低,并且在LDD斜打注入时对MTP单元区域进行了掩膜保护,避免LDD斜打注入对MTP单元编程能力的影响,保证MTP单元的编程能力在较高水平。
- 半导体存储装置-202080087274.2
- 酒井康充 - 株式会社索思未来
- 2020-12-14 - 2022-08-05 - H01L21/8246
- 在半导体存储装置中,ROM存储单元(M00)包括设置在位线(62)和接地电源布线(61)之间且具有纳米片(11)作为沟道区域的纳米片FET。ROM存储单元(M01)包括设置在位线(64)和接地电源布线(63)之间且具有纳米片(12)作为沟道区域的纳米片FET。纳米片(11)的X方向上的靠近纳米片(12)的面从栅极布线(31)露出,纳米片(12)的X方向上的靠近纳米片(11)的面从栅极布线(32)露出。
- 一种基于ONO介质的MTM型反熔丝单元的制备工艺及结构-202111644021.3
- 王印权;郑若成;洪根深;吴建伟;贺琪;胡君彪;郝新焱 - 中国电子科技集团公司第五十八研究所
- 2021-12-29 - 2022-04-05 - H01L21/8246
- 本发明公开一种基于ONO介质的MTM型反熔丝单元的制备工艺及结构,属于微电子工艺制造领域。提供衬底,并在其表面依次制作中间金属布线、反熔丝底层金属和底层金属阻挡层;进行MTM反熔丝ONO叠层介质的淀积;进行顶层金属阻挡层的淀积;对ONO叠层介质和顶层金属阻挡层进行光刻和腐蚀,形成岛状反熔丝结构;淀积金属层间介质IMD,所述金属层间介质IMD包覆所述ONO叠层介质和所述顶层金属阻挡层;进行反熔丝通孔的光刻、通孔Via的淀积并进行CMP平坦化;淀积反熔丝顶层金属,并光刻、腐蚀,形成反熔丝上电极。本发明采用新型的MTM反熔丝介质工艺,显著降低反熔丝单元编程电流,减小反熔丝存储单元Bitcell的版图面积,提升反熔丝存储单元的集成度10倍以上。
- 分栅快闪存储器的制备方法-202110088460.4
- 汤志林;王卉 - 上海华虹宏力半导体制造有限公司
- 2021-01-22 - 2021-06-15 - H01L21/8246
- 本发明提供一种分栅快闪存储器的制备方法,所述方法包括:提供一衬底,所述衬底上依次形成有浮栅层和硬掩模层。形成若干沟槽,所述沟槽依次贯穿所述硬掩模层以及所述浮栅层,并暴露部分所述衬底。对所述沟槽底部的衬底表层执行反型离子注入工艺,以在所述沟槽的底部形成势垒层。继续刻蚀所述沟槽底部的部分厚度的衬底,以使所述沟槽延伸至所述衬底内,且在所述沟槽外围保留部分所述势垒层。采用绝缘介质填充所述沟槽,以形成浅沟槽隔离结构。因此,本发明在填充所述沟槽之前,对所述沟槽执行反型离子注入工艺,以在所述沟槽的底部形成势垒层,避免漏电流进入器件中,造成编程串扰失效,从而提高器件性能。
- 改善分栅快闪存储器串扰失效的工艺制造方法-202110088468.0
- 汤志林;付永琴;刘宪周;钱文生 - 上海华虹宏力半导体制造有限公司
- 2021-01-22 - 2021-05-04 - H01L21/8246
- 本发明提供了一种改善分栅快闪存储器串扰失效的工艺制造方法中,包括:提供衬底;在所述衬底内形成有源极区和漏极区;在所述衬底上形成源线、位于所述源线两侧的浮栅以及位于浮栅一侧的字线,所述字线位于所述源极区和所述漏极区之间;在所述漏极区靠近所述源极区的一侧形成保护型沟道,所述保护型沟道包围所述漏极区形成的沟道。当源线在处于高压的情况下,保护型沟道可以减少漏极区形成的沟道被击穿的几率,从而减少字线发生漏电和分栅快闪存储器发生串扰失效的几率。
- 分栅式闪存器件的制造方法-202110088507.7
- 周海洋 - 上海华虹宏力半导体制造有限公司
- 2021-01-22 - 2021-05-04 - H01L21/8246
- 本发明提供一种分栅式闪存器件的制造方法,通过使控制栅材料层的顶面与所述字线的顶面平齐,然后,在所述控制栅材料层及所述字线上形成光刻胶层,并对所述光刻胶层进行曝光和显影工艺,以形成图形化的光刻胶层,由于控制栅材料层的顶面与所述字线的顶面平齐,由此,可以避免光刻胶残留在所述字线与所述控制栅材料层之间;以图形化的光刻胶层为掩膜,依次刻蚀暴露出的控制栅材料层和浮栅材料层,以形成控制栅层和浮栅层;去除所述图形化的光刻胶层,暴露出所述控制栅材料层的顶面和所述字线的顶面,形成金属硅化物,所述金属硅化物覆盖所述控制栅材料层的顶面与所述字线的顶面,由此,所述金属硅化物的存在可以降低控制栅层的接触电阻。
- 分栅快闪存储器的制备方法-202110090004.3
- 于涛易;王哲献;李冰寒;江红;高超 - 上海华虹宏力半导体制造有限公司
- 2021-01-22 - 2021-05-04 - H01L21/8246
- 本发明提供一种分栅快闪存储器的制备方法,通过形成的所述图案化光刻胶层,暴露出所述逻辑区中的部分所述多晶硅层、所述字线的相对两端以及位于所述字线的相对两端的所述控制栅侧墙。并以所述图案化光刻胶层为掩模,去除所述逻辑区中暴露出的所述多晶硅层,以形成所述逻辑区的栅极结构,以及去除暴露出的所述字线的相对两端和位于所述字线的相对两端的所述控制栅侧墙。因此,本发明仅通过一个光罩形成图案化光刻胶层,即可将所述字线相对两端部的控制栅侧墙去除,以将包围所述字线的所述控制栅侧墙切开。与此同时,还去除了所述逻辑区的部分所述多晶硅层,以形成逻辑区的栅极结构。因此,本发明不仅精简工艺流程,还减少光罩使用,降低制备成本。
- 分栅快闪存储器的制备方法-202110090021.7
- 杨辉;陈宏 - 上海华虹宏力半导体制造有限公司
- 2021-01-22 - 2021-05-04 - H01L21/8246
- 本发明提供了一种分栅快闪存储器的制备方法,包括:提供衬底,所述衬底包括存储区和逻辑区,在所述衬底上形成有浮栅层及控制栅层,所述浮栅层及所述控制栅层顺次覆盖所述衬底的正面;通过炉管生长工艺形成介质层,所述介质层覆盖所述控制栅层以及所述衬底的背面;刻蚀所述介质层、所述控制栅层及所述浮栅层直至暴露出所述衬底,以在所述存储区形成开口;填充字线栅层在所述开口中,所述字线栅层还延伸覆盖所述衬底的正面的介质层;采用湿法刻蚀工艺减薄所述衬底的背面的介质层;去除所述衬底的正面的介质层上方的字线栅层;去除所述逻辑区的介质层及所述逻辑区的控制栅层。本发明解决了现有技术中分栅快闪存储器晶圆易翘曲和工艺繁杂的问题。
- 闪存器件的制造方法-202110090033.X
- 孙访策;黄冲;曹子贵 - 上海华虹宏力半导体制造有限公司
- 2021-01-22 - 2021-05-04 - H01L21/8246
- 本发明提供一种闪存器件的制造方法,通过在半导体衬底上依次形成浮栅材料层和垫氮化层,所述浮栅材料层具有第一厚度,所述垫氮化层具有第二厚度,并且所述垫氮化层与所述浮栅材料层两者的总厚度在一预设厚度内,以保证所述浮栅材料层具有一定的厚度,从而改善后续形成的浮栅尖端的高度和尖锐程度,避免出现因所述浮栅材料层过薄而导致的所述浮栅尖端的高度过低以及尖锐程度过钝的问题,由此提高闪存器件的擦除性能。进一步的,通过使所述垫氮化层与所述浮栅材料层两者的总厚度在一预设厚度内,在后续形成浅沟槽隔离结构时,可以避免出现浅沟槽隔离结构的深宽比过大的问题。
- 分栅快闪存储器及其制备方法-202110090045.2
- 李冰寒;江红;王哲献;高超;于涛易 - 上海华虹宏力半导体制造有限公司
- 2021-01-22 - 2021-05-04 - H01L21/8246
- 本发明提供一种分栅快闪存储器及其制备方法,所述方法包括:提供一衬底,衬底上依次形成有浮栅层和掩模层。在掩模层上形成一沟槽,沟槽贯穿掩模层和浮栅层。形成字线,字线填充所述沟槽。去除掩模层。在浮栅层上形成控制栅侧墙,控制栅侧墙覆盖字线的侧壁;且控制栅侧墙靠近字线的侧壁垂直于浮栅层的表面。因此,本发明中的所述控制栅侧墙覆盖所述字线的侧壁,且所述控制栅侧墙上没有覆盖膜层,可直接将所述控制栅侧墙的引出。此外,本发明先形成字线,然后在字线的侧壁形成控制栅侧墙,且所述控制栅侧墙靠近字线的侧壁垂直于浮栅层的表面。无需刻蚀控制栅侧墙,从而避免控制栅侧墙靠近字线的一端出现尖端,以避免漏电流的出现,提高器件性能。
- 闪存存储器及其制造方法-202110093752.7
- 于涛 - 上海华虹宏力半导体制造有限公司
- 2021-01-22 - 2021-05-04 - H01L21/8246
- 本发明提供一种闪存存储器及其制造方法,通过在初始浮栅层中形成朝向初始浮栅层延伸并覆盖初始浮栅层部分上表面的隔离结构,以在刻蚀部分初始浮栅层形成浮栅层时,初始浮栅层被隔离结构覆盖的部分不被刻蚀,如此使得浮栅层中至少被隔离结构覆盖的部分形成浮栅尖端。通过该闪存存储器的制造方法形成的浮栅尖端在进行电子擦除操作时,可以增强局部电场,提高擦除效率。
- 磁阻存储器件-201480074654.7
- 中冢圭祐;宫川正;穗谷克彦;浜本毅司;竹中博幸 - 东芝存储器株式会社
- 2014-10-02 - 2020-07-24 - H01L21/8246
- 根据一个实施例,一种磁阻存储器件包括:衬底,其具有包括第一方向的第一表面;以及存储元件,每个存储元件具有可切换电阻。第一列存储元件不同于相邻第二列存储元件,所述第一列存储元件沿着所述第一方向排成行,所述第二列存储元件沿着所述第一方向在所述第一方向上的存储元件位置处排成行。
- 半导体存储器的制造方法-201911093989.4
- 李善佶;山口达也;野泽秀二;佐藤渚 - 东京毅力科创株式会社
- 2019-11-11 - 2020-05-22 - H01L21/8246
- 本发明提供半导体存储器的制造方法。抑制形成孔时的对层叠体产生的损伤和孔内的残渣。在第1蚀刻工序中,在第1层叠工序中,在层叠于基板上的第1层叠体形成第1孔。在第1埋入工序中,在第1孔内埋入由有机材料构成的第1牺牲材料。在第2层叠工序中,向在凹部形成工序中形成于第1层叠体的第1孔的上部的凹部内层叠氧化膜。在第1去除工序中,通过以第2温度对第1层叠体进行退火从而去除第1牺牲材料。在第2埋入工序中,在凹部内的氧化膜上埋入第2牺牲材料。在第3层叠工序中,在第1层叠体和第2牺牲材料上层叠第2层叠体。在第2蚀刻工序中,在第2层叠体的与第1孔相对应的位置形成第2孔。在第2去除工序中,去除氧化膜和第2牺牲材料。
- 磁存储器、将数据写入磁存储器的方法及半导体装置-201580074919.8
- 福泽英明 - 株式会社青纺
- 2015-07-30 - 2019-12-06 - H01L21/8246
- 一种磁存储器,具有可变形基板、与可变形基板耦合并且将数据存储为磁化方向的至少一个自旋器件元件、以及用于弯曲可变形基板的弯曲机构。可变形基板的上表面和/或下表面中的至少一个面向未填充有固体物质的空间。
- 存储器阵列、存储器阵列片材及它们的制造方法-201780032299.0
- 河井翔太;村濑清一郎;清水浩二 - 东丽株式会社
- 2017-05-29 - 2019-11-26 - H01L21/8246
- 本发明的一个方式的存储器阵列在基板上具备多条第一布线、与上述多条第一布线交叉的至少一条第二布线、对应于上述多条第一布线与第二布线的交点而设置的多个存储器元件。上述多个存储器元件能够分别记录不同的信息。另外,本发明的一个方式的存储器阵列片材在片材上具有多个上述存储器阵列。这样的存储器阵列或从存储器阵列片材切分而形成的存储器阵列可用于无线通信装置。
- 一种半导体器件及其制造方法、电子装置-201610009948.2
- 张冠军;方三军;朱瑜杰;陈思安 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-01-08 - 2019-10-25 - H01L21/8246
- 本发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:提供上部形成台阶状的突出部分的半导体衬底;依次形成栅极介电层、牺牲氮化物层、牺牲氧化层和仅遮蔽突出部分之间部分的第一光刻胶层;依次蚀刻未被遮蔽的牺牲氧化层和牺牲氮化物层,直至露出栅极介电层;去除第一光刻胶层,形成仅遮蔽位于器件源区的突出部分上的栅极介电层的第二光刻胶层;蚀刻未被遮蔽的栅极介电层,直至露出半导体衬底;去除第二光刻胶层,在露出的部分上形成第一氧化层;在牺牲氮化物层的侧壁形成牺牲侧墙;去除牺牲氧化层及未被遮蔽的第一氧化层,以形成开口;形成厚度大于所述开口深度的第二氧化层,以填充所述开口。根据本发明,可以避免牺牲掩膜的残留。
- 磁存储器和制造磁存储器的方法-201480076776.X
- 园田康幸;中山昌彦;李敏硕;吉川将寿;杉浦邦晃;黄智焕 - 东芝存储器株式会社;SK海力士公司
- 2014-06-24 - 2019-07-26 - H01L21/8246
- 根据一个实施例,磁存储器包括:包括第一金属的第一金属层;在第一金属层上的第二金属层,第二金属层包括比第一金属更易被氧化的第二金属,第二金属层具有接触第一金属层的第一侧壁部,第二金属层具有在第一侧壁部上面的第二侧壁部,第二侧壁部从第一侧壁部后退;在第二金属层上的磁阻元件;在磁阻元件上的第三金属层;以及接触磁阻元件的侧壁部和第二金属层的第二侧壁部的第一材料,第一材料包括第二金属的氧化物。
- 存储器单元结构、制造存储器的方法以及存储器设备-201480056283.X
- 梅林拓;助川俊一;横山孝司;细见政功;肥后丰 - 索尼公司
- 2014-10-10 - 2019-03-08 - H01L21/8246
- 本公开涉及使得能够提供MRAM的存储器单元结构的存储器单元结构、存储器制造方法以及存储器装置,其减小连接到MTJ的牵引布线的电阻、减小存储器单元的面积并避免由于热导致的MTJ的性能退化。存储器单元包括:晶体管,其使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层来在两个侧壁部分中、第一扩散层和第二扩散层之间的部分处形成沟道;以及存储器元件,其设置在第一扩散层之下。第一扩散层经由在使硅衬底薄膜化之后形成的触点而电连接到存储器元件。
- 光罩式只读存储器的结构及制造方法-201310727957.1
- 刘冬华;钱文生 - 上海华虹宏力半导体制造有限公司
- 2013-12-25 - 2019-01-04 - H01L21/8246
- 本发明公开了一种光罩式只读存储器的制造方法,步骤包括:1)形成浅隔离槽,进行P阱注入;2)形成N型埋源漏;3)形成多晶硅栅、第一隔离侧墙和第二隔离侧墙;4)对NMOS进行源漏注入,同时对信息单元“1”的区域进行N型掺杂;5)对PMOS进行源漏注入,同时对信息单元“0”的区域进行P型掺杂;6)在多晶硅栅上形成金属硅化物,完成光罩式只读存储器的制作。本发明通过改变光罩式只读存储器的代码写入方法及器件结构,让信息单元“1”采用N型多晶硅栅,信息单元“0”采用P型多晶硅栅,由于N型与P型多晶硅栅的阈值电压只相差约1.12eV,且该差值稳定,从而使得信息“0”的写入得以实现,并保证了器件均一性。
- 具有UV透射窗的UV可擦除存储器组件及其制造方法-201710737673.9
- 苏婷婷;陈冠勋;罗明山 - 力旺电子股份有限公司
- 2017-08-24 - 2019-01-01 - H01L21/8246
- 本发明公开了一种具紫外线透射窗的紫外线可擦除存储器装置,包含:一衬底;二个P型金氧半晶体管,彼此串接在一起,设于所述衬底上;一层间介电层,覆盖所述二个P型金氧半晶体管;一第一金属间介电层,设于所述层间介电层上;一中间层,设于所述第一金属间介电层上;一紫外线透射窗,设于所述中间层内;以及一第二金属间介电层,设于所述第一金属间介电层及所述紫外线透射窗内。
- 磁阻元件、存储元件和电子装置-201780019006.5
- 内田裕行;细见政功;大森广之;别所和宏;肥后丰 - 索尼公司
- 2017-02-21 - 2018-11-09 - H01L21/8246
- 为了使得能够在不恶化作为元件的可靠性的情况下进一步改善磁阻变化率。提供一种磁阻元件,所述磁阻元件具备:其中磁化方向对应于信息地变化的存储层;第一磁化固定层,第一磁体固定层被设置在存储层之下,具有与薄膜表面,即存储在存储层中的信息的基准垂直的磁化方向;第二磁化固定层,第二磁体固定层被设置在存储层之上,具有与薄膜表面,即存储在存储层中的信息的基准垂直的磁化方向,所述磁化方向与第一磁化固定层的磁化方向相反;设置在第一磁化固定层和存储层之间的第一中间层;和设置在第二磁化固定层和存储层之间的第二中间层。存储层是通过按顺序层叠第一磁性材料层、非磁性材料层和第二磁性材料层构成的,并且第一磁性材料层或第二磁性材料层具有与薄膜表面平行的磁化方向。
- 强介电体装置及其制造方法-201480041965.3
- 酒井滋树;高桥光惠;楠原昌树;都田昌之;梅田优 - 独立行政法人产业技术综合研究所;株式会社华哥姆研究所
- 2014-07-24 - 2018-10-16 - H01L21/8246
- 本发明的目的是提供一种强介电体装置及其制造方法,上述强介电体装置具有强介电体装置的特征即非挥发性存储保持与多次改写耐受性,并且与以往的使用以锶、铋及钽的氧化物Sr‑Bi‑Ta‑O为主成分的强介电体的强介电体装置相比、存储器窗口更广且适合于微细化。在半导体上直接或介由绝缘体,将使用合适的成膜原料利用有机金属气相沉积法进行成膜的以锶、钙、铋及钽的氧化物Sr‑Ca‑Bi‑Ta‑O为主成分的第1强介电体以及导体层叠,在经蚀刻加工的栅极堆栈的侧面对第2强介电体与绝缘体进行成膜后,进行用于示出第1强介电性的热处理。
- 一种半导体器件的制造方法-201310754004.4
- 曾贤成 - 中芯国际集成电路制造(上海)有限公司
- 2013-12-31 - 2018-05-04 - H01L21/8246
- 本发明提供一种半导体器件的制造方法,包括提供半导体衬底,在半导体衬底上形成有层间介电层,在层间介电层中形成有互连线;在半导体衬底上依次沉积形成底部电极材料层、磁通道结材料层、蚀刻停止层、硬掩膜层、金属硬掩膜层和覆盖层,覆盖层间介电层和互连线的顶部;在覆盖层上依次形成BARC层和具有磁通道结图案的光刻胶层;实施蚀刻,形成磁通道结,其中,金属硬掩膜层和硬掩膜层构成用于蚀刻磁通道结材料层的掩膜。根据本发明,作为蚀刻掩膜的金属硬掩膜层的侧壁轮廓几近垂直,从而确保经过蚀刻得到的MTJ的特征尺寸的均一性,同时提升器件富余。
- 磁存储器及其制造方法-201480017080.X
- 玖村芳典 - 东芝存储器株式会社
- 2014-03-13 - 2018-03-30 - H01L21/8246
- 根据一个实施例,公开了一种磁存储器。所述磁存储器包括衬底以及设置在所述衬底上的接触插塞。所述接触插塞包括第一接触插塞,以及设置在所述第一接触插塞上并且具有比所述第一接触插塞的直径更小的直径的第二接触插塞。所述磁存储器进一步包括设置在所述第二接触插塞上的磁阻元件。所述第二接触插塞的直径比所述磁阻元件的直径更小。
- 存储单元、存储装置和磁头-201380049226.4
- 内田裕行;细见政功;大森广之;别所和宏;肥后丰;浅山徹哉;山根一阳 - 索尼公司
- 2013-08-22 - 2018-02-23 - H01L21/8246
- 提供一种TMR特性能得到改进的存储单元、配备有存储单元的存储装置、以及磁头。存储单元具有层状结构,该层状结构包括存储层,其中磁化方向与信息对应地改变;磁化固定层,具有与膜表面垂直、作为存储层中存储的信息的基准的磁化;以及中间层,设置在存储层与磁化固定层之间并由非磁性材料制成。碳被插入中间层,并且沿着层状结构的堆叠方向提供电流使得改变存储层中的磁化方向以将信息记录在存储层。
- 半导体铁电存储晶体管及其制造方法-201380030192.4
- 酒井滋树;张*;高桥光惠 - 独立行政法人产业技术综合研究所
- 2013-05-30 - 2017-12-29 - H01L21/8246
- 提供即使是200nm以下的铁电体膜厚存储窗也大且具有优异的数据保持特性和优异的脉冲重写耐性等的FeFET(铁电场效应晶体管)。所述FeFET具有在有源极区(12)和漏极区(13)的半导体基体(10)上依次层叠有绝缘体(11)和栅电极导体(4)的结构,绝缘体(11)是在基体(10)上依次层叠第一绝缘体(1)、第二绝缘体(2)而构成,第二绝缘体(2)的主成分为锶和钙和铋和钽的氧化物。
- 可多次编程器件、半导体器件的制作方法-201310007172.7
- 廖淼 - 中芯国际集成电路制造(上海)有限公司
- 2013-01-08 - 2017-09-22 - H01L21/8246
- 一种可多次编程器件、包含所述可多次编程器件的半导体器件的制作方法,所述可多次编程器件包括熔丝和反熔丝,所述熔丝和反熔丝并联。并联的熔丝和反熔丝构成的可多次编程器件,在加电压的情况下会经历从低阻到高阻再到低阻的状态变化,具有提供一种可多次编程的能力供电路设计人员根据需要选择应用。
- 存储设备和存储器件-201380024338.4
- 肥后丰;细见政功;大森广之;别所和宏;浅山徹哉;山根一阳;内田裕行 - 索尼公司
- 2013-03-06 - 2017-06-20 - H01L21/8246
- [问题]为了实现能够利用较少电流在高速下操作同时抑制读出信号的振幅降低的存储设备。[解决方案]存储设备包括存储元件、配线部和存储控制部。存储元件包括层状结构并被配置为使得电流在层状结构的堆叠方式上可流经其,所述层状结构至少包括其中磁化方向对应于信息改变的存储层、具有固定磁化方向的磁化固定层以及由非磁性材料制成的布置在存储层和磁化固定层之间的中间层。配线部供应电流,电流在堆叠方向上流向存储元件。存储控制部使预定电平的待机电流通过配线部流向存储元件,从而存储层的磁化方向相对于垂直于膜表面的方向倾斜,并随后,在该状态下,使处于比待机电流的电平更大的电平的记录电流通过配线部流动以改变存储层的磁化方向并使存储层存储信息。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造