“李善佶”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]采用应力记忆技术制造半导体器件的方法及半导体器件-CN201810358912.4有效
发明人：金锡勋;金相秀;高铤槿;李善佶;赵真英 -专利权人：三星电子株式会社
申请日： 2012-09-07 - 公布日： 2023-02-03 - 主分类号： H01L21/265 文献下载
摘要：本发明提供一种采用应力记忆技术制造半导体器件的方法及半导体器件。所述方法包括：提供支撑栅电极的衬底；通过执行预非晶化注入(PAI)工艺并且在PAI工艺中或与PAI工艺分离地将C或N注入源/漏区中而将位于栅电极两侧的源/漏区非晶化和掺杂；在衬底上形成引力诱导层以覆盖非晶化的源/漏区；以及随后通过对衬底进行退火而使源/漏区再结晶。然后，可去除应力诱导层。此外，在源/漏区已经非晶化之后可将C或N注入整个源/漏区中，或者仅注入非晶化的源/漏区的上部分。
采用应力记忆技术制造半导体器件方法

[发明专利]集成电路器件及制造其的方法-CN201711191152.4有效
发明人：李正韩;李善佶;姜明一;李正允;李承勋;李炫姃;金善昱 -专利权人：三星电子株式会社
申请日： 2017-11-24 - 公布日： 2022-05-10 - 主分类号： H01L21/8234 文献下载
摘要：一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。
集成电路器件制造方法

[发明专利]半导体装置的制造方法-CN202010120010.4在审
发明人：野泽秀二;山口达也;李善佶 -专利权人：东京毅力科创株式会社
申请日： 2020-02-26 - 公布日： 2020-09-18 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及半导体装置的制造方法。[课题]削减导体装置的制造工序。[解决方案]半导体装置的制造方法包括：第1层叠工序、第2层叠工序和脱离工序。第1层叠工序中，在形成有凹部的基板上层叠聚合物膜，所述聚合物膜是通过多种单体的聚合而生成的具有脲键的聚合物的膜。第2层叠工序中，在至少凹部的底部和侧壁由聚合物膜所覆盖的状态下，在基板上层叠封固膜。脱离工序中，将基板加热至第1温度，从而使聚合物膜解聚，使封固膜的下层的聚合物膜借助封固膜而脱离。
半导体装置制造方法

[发明专利]半导体存储器的制造方法-CN201911093989.4在审
发明人： 李善佶;山口达也;野泽秀二;佐藤渚 -专利权人：东京毅力科创株式会社
申请日： 2019-11-11 - 公布日： 2020-05-22 - 主分类号： H01L21/8246 文献下载
摘要：本发明提供半导体存储器的制造方法。抑制形成孔时的对层叠体产生的损伤和孔内的残渣。在第1蚀刻工序中，在第1层叠工序中，在层叠于基板上的第1层叠体形成第1孔。在第1埋入工序中，在第1孔内埋入由有机材料构成的第1牺牲材料。在第2层叠工序中，向在凹部形成工序中形成于第1层叠体的第1孔的上部的凹部内层叠氧化膜。在第1去除工序中，通过以第2温度对第1层叠体进行退火从而去除第1牺牲材料。在第2埋入工序中，在凹部内的氧化膜上埋入第2牺牲材料。在第3层叠工序中，在第1层叠体和第2牺牲材料上层叠第2层叠体。在第2蚀刻工序中，在第2层叠体的与第1孔相对应的位置形成第2孔。在第2去除工序中，去除氧化膜和第2牺牲材料。
半导体存储器制造方法

[发明专利]器件的制造方法-CN201911113621.X在审
发明人： 李善佶;山口达也;佐藤渚;野泽秀二 -专利权人：东京毅力科创株式会社
申请日： 2019-11-14 - 公布日： 2020-05-22 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种器件的制造方法。在具有凹部的被处理体的处理中，保护凹部，并且减少凹部内的残渣。器件的制造方法包含：准备工序、埋入工序、层叠工序、第1去除工序、处理工序以及第2去除工序。在准备工序中，准备具有凹部的被处理体。在埋入工序中，在凹部内埋入由能够热分解的有机材料形成的牺牲材料。在层叠工序中，在埋入凹部内的牺牲材料上层叠临时密封膜。在第1去除工序中，通过以第1温度对被处理体进行退火从而使牺牲材料热分解，而经由临时密封膜使凹部内的牺牲材料去除。在处理工序中，在由临时密封膜覆盖了凹部的状态下，对被处理体的除凹部以外的部分施加规定的处理。在第2去除工序中，去除临时密封膜。
器件制造方法

[发明专利]半导体器件及其制造方法-CN201210226910.2有效
发明人：朴兴圭;金男奎;宋宇彬;郑秀珍;金永弼;李炳讃;李善佶 -专利权人：三星电子株式会社
申请日： 2012-06-29 - 公布日： 2017-06-09 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件，该半导体器件包括基板和在该基板上且彼此间隔开的第一应力生成外延区域和第二应力生成外延区域。沟道区域在该基板上且位于第一应力生成外延区域和第二应力生成外延区域之间。栅极电极位于沟道区域上。沟道区域是外延层，且第一应力生成外延区域和第二应力生成外延区域向沟道区域施加应力。
半导体器件及其制造方法

[发明专利]采用应力记忆技术制造半导体器件的方法-CN201210330245.1在审
发明人：金锡勋;金相秀;高铤槿;李善佶;赵真英 -专利权人：三星电子株式会社
申请日： 2012-09-07 - 公布日： 2013-05-08 - 主分类号： H01L21/8232 文献下载
摘要：本发明提供一种采用应力记忆技术制造半导体器件的方法。所述方法包括：提供支撑栅电极的衬底；通过执行预非晶化注入（PAI）工艺并且在PAI工艺中或与PAI工艺分离地将C或N注入源/漏区中而将位于栅电极两侧的源/漏区非晶化和掺杂；在衬底上形成引力诱导层以覆盖非晶化的源/漏区；以及随后通过对衬底进行退火而使源/漏区再结晶。然后，可去除应力诱导层。此外，在源/漏区已经非晶化之后可将C或N注入整个源/漏区中，或者仅注入非晶化的源/漏区的上部分。
采用应力记忆技术制造半导体器件方法

[发明专利]半导体装置和制造该半导体装置的方法-CN201210282278.3无效
发明人：金锡勋;金相秀;高铤槿;李炳赞;李善佶;赵真英 -专利权人：三星电子株式会社
申请日： 2012-08-09 - 公布日： 2013-03-06 - 主分类号： H01L21/336 文献下载
摘要：公开了一种半导体装置和制造该半导体装置的方法。一种制造半导体装置的晶体管的方法，该方法包括：在半导体衬底上形成栅极图案；在栅极图案的侧壁上形成间隔体；对半导体衬底进行湿式蚀刻以在该半导体衬底中形成第一凹陷，其中，第一凹陷与间隔体相邻；以及对第一凹陷进行湿式蚀刻以在半导体衬底中形成第二凹陷。
半导体装置制造方法