“孙访策”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的形成方法-CN202211490752.1在审
发明人：季爱艳;孙访策;曹子贵;黄冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-11-25 - 公布日： 2023-05-23 - 主分类号： H01L21/762 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，所述衬底包括有源区和隔离区；在衬底上形成浮栅极结构材料层；去除隔离区上的浮栅极结构材料层，在有源区上形成浮栅极结构，并在相邻浮栅极结构之间形成第一凹槽，所述第一凹槽暴露出隔离区表面；形成第二凹槽和侧墙结构，所述侧墙结构位于第一凹槽侧壁表面，所述第二凹槽位于所述第一凹槽底部的隔离区内；氧化所述侧墙结构和第二凹槽侧壁表面和底部表面，在第一凹槽侧壁表面形成第一内衬层，在第二凹槽侧壁表面和底部表面形成第二内衬层；形成第一内衬层和第二内衬层之后，在第一凹槽内和第二凹槽内形成隔离结构。所述方法形成的半导体结构性能得到提升。
半导体结构形成方法

[发明专利]闪存存储器及其制造方法-CN202211202163.9在审
发明人：张明;孙访策;黄冲;杨瑞山;杜强 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-09-29 - 公布日： 2022-12-13 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供的一种闪存存储器及其制造方法，由于在沟槽的底部、侧壁以及介质层的顶表面沉积氧化材料层之后，对氧化材料层执行热氧化工艺，如此能够去除氧化材料层内的杂质，因此后续执行所述刻蚀工艺以至少在沟槽位于浮栅层的侧壁上形成氧化层时能够提升刻蚀能力，以使沟槽底部的氧化材料层能够被去除干净，进而避免后续在沟槽内形成源线时发生断路的问题。
闪存存储器及其制造方法

[发明专利]器件测试结构及其制造方法和测试方法-CN202010530961.9有效
发明人： 孙访策;张明;黄冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-06-11 - 公布日： 2022-08-09 - 主分类号： H01L21/265 文献下载
摘要：本发明提供了一种器件测试结构及其制造方法和测试方法，所述器件测试结构中，位于半导体衬底上的多晶硅层具有至少一夹角，当对所述半导体衬底中的有源区进行倾斜角度的离子注入时，部分离子因所述夹角的遮挡而使得所述有源上形成阴影区域，由于该阴影区域是由夹角的遮挡所导致，故相对于一字型多晶硅层，能够形成阴影区域，故而能够测得由阴影效应造成的漏电流，如此，在调整所述阴影区域相对于所述有源区的大小，以获得所述漏电流关于所述阴影区域大小的函数后，可根据目标晶片的有源区上阴影区域的面积大小，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。
器件测试结构及其制造方法

[发明专利]一种温湿度传感器及其制造方法-CN202010250772.6有效
发明人： 孙访策;郑瑞;黄冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-04-01 - 公布日： 2022-07-29 - 主分类号： G01N27/22 文献下载
摘要：本发明提供了一种温湿度传感器的制造方法，包括：制造一器件结构，以及利用所述器件结构制造温湿度传感器；其中，制造所述器件结构的方法主要包括：利用四乙基氧化硅沉积工艺沿着各顶层金属块的侧壁沉积二氧化硅材料，并延伸至各所述顶层金属块的顶壁上，直至相邻两个所述顶层金属块的顶壁上的二氧化硅材料相接，以形成一钝化层。通过四乙基氧化硅沉积工艺，在顶层金属块的侧壁之间形成了空洞，如此使得相邻所述顶层金属块之间的沟槽中沉积了较少的二氧化硅，进而在利用所述器件结构形成温湿度传感器时，使得沉积的二氧化硅更容易被刻蚀干净，解决了因二氧化硅残留导致温湿度传感器精度低的问题。
一种温湿度传感器及其制造方法

[发明专利]一种半导体结构的制备方法-CN202210165374.3在审
发明人：季爱艳;孙访策;黄冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-02-18 - 公布日： 2022-04-19 - 主分类号： H01L21/027 文献下载
摘要：本发明提供一种半导体结构的制备方法，包括：提供衬底，在所述衬底上依次形成金属层及图形化的光刻胶层，所述金属层包含铜和铝；判断所述图形化的光刻胶层是否需要返工；当判定所述图形化的光刻胶层需要返工时，依次执行灰化工艺及湿法清洗工艺，以去除所述图形化的光刻胶层；对所述衬底执行退火工艺。通过在光刻返工后增加一步退火工艺，使所述金属层中在灰化工艺中由于温度变化产生的难以刻蚀的铝的theta相转化为其它容易刻蚀的空间结构，均匀所述金属层各处的刻蚀速度，避免出现金属残留及小丘缺陷。
一种半导体结构制备方法

[发明专利]嵌入式闪存的侧墙结构的形成方法-CN202111276197.8在审
发明人：杜强;孙访策 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-10-29 - 公布日： 2022-01-28 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种嵌入式闪存的侧墙结构的形成方法，嵌入式闪存包括闪存区及逻辑区，闪存区包括闪存单元，逻辑区包括逻辑单元，所述嵌入式闪存的侧墙结构的形成方法包括：提供嵌入式闪存的浮栅层的版图和逻辑栅极层的版图；根据浮栅层的版图及逻辑栅极层的版图，确定嵌入式闪存的实际侧墙材料层覆盖图案的版图数据；根据实际侧墙材料层覆盖图案的版图数据和侧墙结构的预设宽度，选择对应的侧墙材料层以及侧墙结构的形成工艺。采用本发明实施例，可以根据所获得的实际侧墙材料层覆盖图案的版图数据，并结合侧墙结构的预设宽度，选择合适的侧墙材料层以及侧墙结构的形成工艺，从而对嵌入式闪存的侧墙结构的宽度进行精确控制。
嵌入式闪存结构形成方法

[发明专利]半导体器件的形成方法-CN202110545939.6在审
发明人：付博;曹启鹏;陈宏;孙访策 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-05-19 - 公布日： 2021-08-17 - 主分类号： H01L23/64 文献下载
摘要：本发明提供一种半导体器件的形成方法，在沉积绝缘层于第二电极层表面、暴露的第一电极层表面及位于所述第一电极层中的开口中之后，利用与沉积所述绝缘层的第一反应气体不同的第二反应气体，去除位于所述第二电极层上方的部分厚度的所述绝缘层，如此，可避免由第一反应气体所产生的溅射而造成的第一电极层和/或第二电极层损伤，从而能够避免第一电极层或第二电极层短路。
半导体器件形成方法

[发明专利]半导体器件结构及其形成方法-CN202110488662.8在审
发明人： 孙访策 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-04-27 - 公布日： 2021-08-10 - 主分类号： H01L23/488 文献下载
摘要：本发明提供一种半导体器件结构及其形成方法，所述半导体器件结构包括第一绝缘层和第二绝缘层，所述第一绝缘层包括至少两个第一附着部及至少两个第二附着部，两个所述第二附着部相邻，并且相邻的两个第二附着部的两侧分别设置有一个所述第一附着部，所述第二绝缘层包括多个第三附着部，所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上平行，并且所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上交错排布，如此，在导电焊盘形成时，可以依附所述第一附着部、所述第二附着部和所述第三附着部，从而可以避免导电焊盘中出现空洞缺陷。
半导体器件结构及其形成方法

[发明专利]MOSFET器件版图的修整方法-CN202110090025.5在审
发明人： 孙访策;郑舒静;林晓帆;黄冲;张明 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-01-22 - 公布日： 2021-06-08 - 主分类号： H01L29/66 文献下载
摘要：本发明提供一种MOSFET器件版图的修整方法，通过获取原始版图，然后，修改所述原始版图的设计规则；接着，通过修改后的所述原始版图的设计规则修改浮栅版图，减小所述浮栅版图中的所有浮栅图形的尺寸，以增大第一浮栅子图形与有源区图形之间的间距；如此，可以简单及快速的完成原始版图的修改，并实现版图设计层面上的功耗优化。
mosfet 器件版图修整方法

[发明专利]晶体管器件版图的形成方法-CN202110093839.4在审
发明人： 孙访策;郑舒静;林晓帆;黄冲;张明 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-01-22 - 公布日： 2021-06-08 - 主分类号： H01L29/66 文献下载
摘要：本发明提供一种晶体管器件版图的形成方法，通过缩小第一浮栅子图形在第一方向上的长度，以增大第一浮栅子图形与有源区图形的间距，从而在晶体管器件的制造工艺中，可以使得采用浮栅版图形成的浮栅与采用有源区版图形成的有源区的间距增大，从而可以避免出现阴影区域，进而可以减小漏电，以及可以降低晶体管器件的功耗；以及，对缩小后的第一浮栅子图形进行设计规则检查，以确定缩小后的所述第一浮栅子图形在所述第一方向上的长度是否符合设计规则，若否，则沿远离所述有源区图形的方向，对所述第一浮栅子图形进行第一方向上的延伸处理，以增大所述第一浮栅子图形在所述第一方向上的长度，可以避免浮栅图形对应的制造工艺中的浮栅的尺寸过小。
晶体管器件版图形成方法

[发明专利]一种半导体器件及其形成方法-CN202110258183.7在审
发明人： 孙访策;黄冲;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-03-09 - 公布日： 2021-06-04 - 主分类号： H01L29/06 文献下载
摘要：本发明提供的一种半导体器件及其形成方法中，半导体器件的形成方法包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成阻挡层；形成浅沟槽结构；通过DSTI CMP工艺平坦化处理所述浅沟槽结构；以及去除所述阻挡层。本发明通过DSTI CMP工艺平坦化效果较现有技术中的STI CMP工艺平坦化效果好，并没有在DSTI CMP工艺中没有出现在研磨表面出现CMP dishing现象，使得STI凹陷的深度也较小，从而解决了由于STI凹陷区域的尖端电场集中引起的MOSFET器件较早开启的问题，即降低了MOSFET器件漏电电流。
一种半导体器件及其形成方法

[发明专利]一种版图及版图修改的方法-CN202110164299.4在审
发明人： 孙访策;孔蔚然;张兴洲;张明 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-02-05 - 公布日： 2021-05-18 - 主分类号： G06F30/392 文献下载
摘要：本发明提供的提供版图及版图修改的方法中，所述版图修改的方法包括以下步骤：初始版图；改变所述初始版图的缩放比例，使得部分间隔距离至目标间隔距离，以得到变更版图；保持部分间隔距离为目标间隔距离，将所述变更版图中的第一版图单元结构和第二版图单元结构的尺寸恢复至原始尺寸，计算出所述第一版图单元结构和第二版图单元结构的坐标数据，并写回数据库中；以及根据数据库中的坐标数据生成目标版图。本发明通过软件自动修改版图，其不仅解决了现有技术中由于工艺窗口太小造成的人力和时间的浪费，使得耗费的人力和物力几乎可以忽略不计，从而降低了成本。
一种版图修改方法

[发明专利]闪存器件的制造方法-CN202110090033.X在审
发明人： 孙访策;黄冲;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-01-22 - 公布日： 2021-05-04 - 主分类号： H01L21/8246 文献下载
摘要：本发明提供一种闪存器件的制造方法，通过在半导体衬底上依次形成浮栅材料层和垫氮化层，所述浮栅材料层具有第一厚度，所述垫氮化层具有第二厚度，并且所述垫氮化层与所述浮栅材料层两者的总厚度在一预设厚度内，以保证所述浮栅材料层具有一定的厚度，从而改善后续形成的浮栅尖端的高度和尖锐程度，避免出现因所述浮栅材料层过薄而导致的所述浮栅尖端的高度过低以及尖锐程度过钝的问题，由此提高闪存器件的擦除性能。进一步的，通过使所述垫氮化层与所述浮栅材料层两者的总厚度在一预设厚度内，在后续形成浅沟槽隔离结构时，可以避免出现浅沟槽隔离结构的深宽比过大的问题。
闪存器件制造方法

[发明专利]测试结构及测试方法-CN202011272756.3在审
发明人： 孙访策;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-11-12 - 公布日： 2021-02-05 - 主分类号： H01L21/66 文献下载
摘要：本发明提供一种测试结构及测试方法，包括：在半导体衬底上形成栅极结构，所述栅极结构包括一栅极部以及与所述栅极部相连的一伪栅部；然后，以所述栅极结构为掩膜对第一有源区和第二有源区进行倾斜离子注入，形成位于所述第一有源区中的第一轻掺杂源漏区，以形成第一晶体管，以及形成位于所述第二有源区中的第二轻掺杂源漏区，以形成第二晶体管；并获取所述第一晶体管和所述第二晶体管的阈值电压；然后，比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格。
测试结构方法

[发明专利]半导体器件及其形成方法-CN202011166392.0在审
发明人： 孙访策;黄冲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-10-27 - 公布日： 2021-01-19 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其形成方法，通过在半导体衬底上形成栅极结构，所述栅极结构包括栅极部以及与所述栅极部相连的伪栅部，所述栅极部包括第一栅极部，所述第一栅极部覆盖部分有源区并延伸覆盖部分第一间隔区和部分第二间隔区，所述伪栅部包括第二栅极部和第三栅极部，所述第二栅极部和所述第三栅极部分别设于所述第一栅极部的相对的两侧，并且所述第二栅极部和所述第三栅极部在所述第一栅极部的相对的两侧呈对称设置；由于所述第二栅极部和所述第三栅极部分别设于所述第一栅极部的相对的两侧，在后续以所述栅极结构为掩膜进行倾斜离子注入时，可以形成互相补偿，从而可以保持形成的半导体器件的阈值电压稳定。
半导体器件及其形成方法

1
2
下一页»
尾页
共 18 条